JPS596573A - 横型バイポ−ラトランジスタ - Google Patents
横型バイポ−ラトランジスタInfo
- Publication number
- JPS596573A JPS596573A JP57115729A JP11572982A JPS596573A JP S596573 A JPS596573 A JP S596573A JP 57115729 A JP57115729 A JP 57115729A JP 11572982 A JP11572982 A JP 11572982A JP S596573 A JPS596573 A JP S596573A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- current
- collector
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバイポーＩラトランジスタに関するものであっ
て、特に高注入領域に於ける電流増幅率の減少率を低減
することのできる横型バイポーラトランジスタに関する
。
て、特に高注入領域に於ける電流増幅率の減少率を低減
することのできる横型バイポーラトランジスタに関する
。
バイポーラ型半導体集積回路の高速化、低消費電力化、
低電圧駆動化に伴って、ＮＰＮ）ランシスタと同程度の
性能、すなわち、簡単な製造工程で、高耐圧・高電流増
幅率・高周波特性を有し、かつ高密度化に適したＰＩＰ
）ランシスタに対する要求が高まってきた。
低電圧駆動化に伴って、ＮＰＮ）ランシスタと同程度の
性能、すなわち、簡単な製造工程で、高耐圧・高電流増
幅率・高周波特性を有し、かつ高密度化に適したＰＩＰ
）ランシスタに対する要求が高まってきた。
しかしながら、パターンの微細化に伴い電流増幅率（以
下ｈＦｌｃと記す）の電流依存性が小さいＰＮＰ）ラン
シスタを形成することが困難になってきた。第」図は横
型ＰＮＰ ）ランシスタを示すもので、同図ムはマスク
パターン、同図Ｂはその人−Ａ′断面構造図である。同
図において、１１はＰ型エミッタ領域、１２はＮ型ベー
ス領域、１３はＰ型コレクタ領域、１４はベースコンタ
クト領域、’ ５ ＬＰ型基板、１６はＮ型エピタキシ
アル領域、１７はＮ 埋込領域である。エピタキシ１ル
領域１６は比抵抗１Ω−ｃｍを有し、Ｐ型エミッタ領域
１１とＰ型コレクタ領域１３とは、ＮＰＮトランジスタ
の活性ベース領域を形成するためのホウ素拡散時に同時
形成され約０．７μｍの拡散深さを持つ。
下ｈＦｌｃと記す）の電流依存性が小さいＰＮＰ）ラン
シスタを形成することが困難になってきた。第」図は横
型ＰＮＰ ）ランシスタを示すもので、同図ムはマスク
パターン、同図Ｂはその人−Ａ′断面構造図である。同
図において、１１はＰ型エミッタ領域、１２はＮ型ベー
ス領域、１３はＰ型コレクタ領域、１４はベースコンタ
クト領域、’ ５ ＬＰ型基板、１６はＮ型エピタキシ
アル領域、１７はＮ 埋込領域である。エピタキシ１ル
領域１６は比抵抗１Ω−ｃｍを有し、Ｐ型エミッタ領域
１１とＰ型コレクタ領域１３とは、ＮＰＮトランジスタ
の活性ベース領域を形成するためのホウ素拡散時に同時
形成され約０．７μｍの拡散深さを持つ。
今、ＰＮＰ、）ランシスタとして最も重要な部分である
エミッタ領域１１とコレクタ領域１３との間に注目し、
第２図に要部を示す。同図に於て、エミッタ領域１１の
端部からコレクタ領域１３の端部までの距離ＷＢはベー
ス幅であって、エミッタ領域１１とコレクタ領域１３と
を同時に拡散する場合の拡散マスクとなる酸化シリコン
膜１８０幅札 よりも、ホウ素の横方向拡散の影響で小
さくなる。ＷＢ′を４μｍとするとｗＢは約３μｍとな
る。このような構造ではエミッタ領域１１とコレクタ領
域１３との間隔はエピタキシアル層１６０表面で最も小
さいので、動作状態に於て電流がベース領域１２の表面
に集中し、電流通路の断面積は小さい。従ってこの部分
ではキアリアであるホールの密度が高くなって、エミッ
タ効率の低下や、ベース領域中での再結合の増加によっ
て、電流増幅率ｈＦＥ−の低下を招く。
エミッタ領域１１とコレクタ領域１３との間に注目し、
第２図に要部を示す。同図に於て、エミッタ領域１１の
端部からコレクタ領域１３の端部までの距離ＷＢはベー
ス幅であって、エミッタ領域１１とコレクタ領域１３と
を同時に拡散する場合の拡散マスクとなる酸化シリコン
膜１８０幅札 よりも、ホウ素の横方向拡散の影響で小
さくなる。ＷＢ′を４μｍとするとｗＢは約３μｍとな
る。このような構造ではエミッタ領域１１とコレクタ領
域１３との間隔はエピタキシアル層１６０表面で最も小
さいので、動作状態に於て電流がベース領域１２の表面
に集中し、電流通路の断面積は小さい。従ってこの部分
ではキアリアであるホールの密度が高くなって、エミッ
タ効率の低下や、ベース領域中での再結合の増加によっ
て、電流増幅率ｈＦＥ−の低下を招く。
第３図は、ｈＦＫのエミッタ電流依存性を示すグラフで
あって、第１図に示すＰＮＰ ）ランシスタに於て、マ
スクパターン上のベース幅Ｗｄを４μｍから７μｍまで
変化させた各トランジスタに場合にはｈＦＥはエミッタ
電流が６０μＡ程度の時に最大となり、エミッタ電流の
増加につれて急峻に減少する。この現像は、ベース領域
の不純物濃度と電流密度に支配され、不純物濃度に比し
て電流密度が高くなるとｈＦＫは減少する。ｔなわちエ
ミッタとコレクタの間の距離ＷＢが小さい程、エミッタ
電流が表面付近に集中することによる。
あって、第１図に示すＰＮＰ ）ランシスタに於て、マ
スクパターン上のベース幅Ｗｄを４μｍから７μｍまで
変化させた各トランジスタに場合にはｈＦＥはエミッタ
電流が６０μＡ程度の時に最大となり、エミッタ電流の
増加につれて急峻に減少する。この現像は、ベース領域
の不純物濃度と電流密度に支配され、不純物濃度に比し
て電流密度が高くなるとｈＦＫは減少する。ｔなわちエ
ミッタとコレクタの間の距離ＷＢが小さい程、エミッタ
電流が表面付近に集中することによる。
一方、ベース幅ＷＢ′が大きくなると、ｈＦＫが最大と
なるエミッタ電流は大きくなるが、ｈＦＥが小さいこと
が欠点である。
なるエミッタ電流は大きくなるが、ｈＦＥが小さいこと
が欠点である。
そこで従来は、Ｗｄが小さくても、高いｈＦＥを高電流
領域まで保持する手段として電流密度を小さくするため
に電流通路の平面的な面積を拡大し、エミッタとコレク
タの対向面積を大きくすることが行なわれてきた。しか
し、この方法では極端に面積が犬きくなることが欠点で
ある。面積が犬きくなると、高密度集積回路に応用する
のは不向きであるばかシでなく、容量の助人により高速
化も制限を受ける。
領域まで保持する手段として電流密度を小さくするため
に電流通路の平面的な面積を拡大し、エミッタとコレク
タの対向面積を大きくすることが行なわれてきた。しか
し、この方法では極端に面積が犬きくなることが欠点で
ある。面積が犬きくなると、高密度集積回路に応用する
のは不向きであるばかシでなく、容量の助人により高速
化も制限を受ける。
本発明は上記欠点にかんがみなされたもので、高電流領
域でも高ｈＦＥを維持し得る高密度バイポーラトランジ
スタを提供することを目的とする。
域でも高ｈＦＥを維持し得る高密度バイポーラトランジ
スタを提供することを目的とする。
第４図に、本発明の第１の実施例を示すホトマスクパタ
ーン図を示す。図中エミッタ領域１１とコレクタ領域１
３とは同時に形成され、ベース幅はエミッタ領域１１と
コレクタ領域１３の間隙１２によシ支配的に決定される
。尚、第４図で第１図と同一番号は同一部分を示す。今
、正方形であるエミッタ領域１１の各辺について定義さ
れるマスクパターン上のベース幅をそれぞれａ 、 ｂ
’。
ーン図を示す。図中エミッタ領域１１とコレクタ領域１
３とは同時に形成され、ベース幅はエミッタ領域１１と
コレクタ領域１３の間隙１２によシ支配的に決定される
。尚、第４図で第１図と同一番号は同一部分を示す。今
、正方形であるエミッタ領域１１の各辺について定義さ
れるマスクパターン上のベース幅をそれぞれａ 、 ｂ
’。
ｃ、ｄとし、例えば
ａ二４μｍ
ｂ二ｄ二５μｍ
ｃ ＝＝ ６μｍ
とした場合、ｈＦＥ のエミッタ電流依存性を第６図に
示す。同図で、図中曲線ａは第３図中の曲線ａ 、！ｌ
： 同Ｕ Ｗ Ｂ ＝ ４μｍのトランジスタの特性を
、曲線８は本発明の第１の実施例に示すトランジスタの
特性を示す。
示す。同図で、図中曲線ａは第３図中の曲線ａ 、！ｌ
： 同Ｕ Ｗ Ｂ ＝ ４μｍのトランジスタの特性を
、曲線８は本発明の第１の実施例に示すトランジスタの
特性を示す。
本実施例によれば、エミッタ電流の大きい１００μ人を
超える領域で、電流増幅率の改善がなされる。改善の割
合はエミッタ電流が２００μＡの時、ｈＦＥは約３Ｑ％
、５００μＡの時には１００係以上にも及ぶ。これは、
エミッタ電流の小さい場合には、マスクパターン上では
４μｍの狭いベース幅が作用して高いｈＦＩＣを提供し
、電流の増加に伴って、広いベース幅が作用しｈＦＥの
急激な低下を防止することによる。
超える領域で、電流増幅率の改善がなされる。改善の割
合はエミッタ電流が２００μＡの時、ｈＦＥは約３Ｑ％
、５００μＡの時には１００係以上にも及ぶ。これは、
エミッタ電流の小さい場合には、マスクパターン上では
４μｍの狭いベース幅が作用して高いｈＦＩＣを提供し
、電流の増加に伴って、広いベース幅が作用しｈＦＥの
急激な低下を防止することによる。
以上、本発明による実施例によれば、簡単な工程で、面
積増加が少なくして、低電流領域では、ベース幅が狭い
部分が作用してｈＦＥが高く、高電流領域では、ベース
幅の広い部分の効果により、ｈＦＫの低下を改善するこ
とができる。
積増加が少なくして、低電流領域では、ベース幅が狭い
部分が作用してｈＦＥが高く、高電流領域では、ベース
幅の広い部分の効果により、ｈＦＫの低下を改善するこ
とができる。
次に本発明の応用例として、横形ＰＮＰ ｌ−ランシス
タのエミッタおよびコレクタ領域の平面的パターンをい
くつか示す。第６図は本発明の第２の実施例を示すマス
クパターンであって、エミッタ１１の外周およびコレク
タ１３の内周はそれぞれ円であって、その直径はそれぞ
れ１０μｍ、２０μｍで両口の中氾・を一致させず１μ
ｍ偏心させている。このためエミッタ１１の外周円とコ
レクタ１３の内周円との距離、すなわちベース幅は連続
的に変化する。この構造によっても第１の実施例と同様
の効果を有する。
タのエミッタおよびコレクタ領域の平面的パターンをい
くつか示す。第６図は本発明の第２の実施例を示すマス
クパターンであって、エミッタ１１の外周およびコレク
タ１３の内周はそれぞれ円であって、その直径はそれぞ
れ１０μｍ、２０μｍで両口の中氾・を一致させず１μ
ｍ偏心させている。このためエミッタ１１の外周円とコ
レクタ１３の内周円との距離、すなわちベース幅は連続
的に変化する。この構造によっても第１の実施例と同様
の効果を有する。
第７図（徒、本発明の第３の実施例を示すマスクパター
ンであって、エミッタ領域は１１ａと１１ｂとに分割さ
れておシ、各々のエミッタ領域１１ａ。
ンであって、エミッタ領域は１１ａと１１ｂとに分割さ
れておシ、各々のエミッタ領域１１ａ。
１１ ｂｉｔこ対してそれぞれマスク上で４μｍと５μ
ｍの相異なるベース１２ａ、１２ｂの幅を隔ててコレク
タ１３が周囲をそれぞれ取り囲んでいる。
ｍの相異なるベース１２ａ、１２ｂの幅を隔ててコレク
タ１３が周囲をそれぞれ取り囲んでいる。
この構造によっても第１の実施例と同様の効果を有する
。
。
以上の様に、本発明に係る横型バイポーラトランジスタ
はバイポーラ集積回路の高密度化、高速化が可能となる
ばか９でなく、電流振幅の大きな回路に使用することに
より、インピーダンス変′化による歪の減少等、集積回
路の特性向上にも寄与できる。
はバイポーラ集積回路の高密度化、高速化が可能となる
ばか９でなく、電流振幅の大きな回路に使用することに
より、インピーダンス変′化による歪の減少等、集積回
路の特性向上にも寄与できる。
第１図Ａは従来の横型ＰＮＰ ）ランシスタの平面図、
同図ＢはそのＡ −Ａ’断面図、第２図は第１図Ｂの要
部断面図、第３図は従来の横型ＰＮＰ トランジスタの
ｈＦＥ のエミッタ電流依存性を示す特性図、第４図は
本発明の実施例に係る横型ＰＮＰトランジスタの平面図
、第５図は本発明に係るｌｊ［ＰＮＰ）ランシスタのｈ
ＦＥのエミッタ電流依存性を示す特性図、第６図、第７
図は本発明の他の実施例を示す平面図である。 １１・・・・・・エミッタ領域、１２・・・・・・ベー
ス領域、１３・・・・・・コレクタ領域０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 第５図
同図ＢはそのＡ −Ａ’断面図、第２図は第１図Ｂの要
部断面図、第３図は従来の横型ＰＮＰ トランジスタの
ｈＦＥ のエミッタ電流依存性を示す特性図、第４図は
本発明の実施例に係る横型ＰＮＰトランジスタの平面図
、第５図は本発明に係るｌｊ［ＰＮＰ）ランシスタのｈ
ＦＥのエミッタ電流依存性を示す特性図、第６図、第７
図は本発明の他の実施例を示す平面図である。 １１・・・・・・エミッタ領域、１２・・・・・・ベー
ス領域、１３・・・・・・コレクタ領域０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 第５図
Claims (2)
- （１）平面的に、少なくとも、中空形状のコレクタ領域
と、前記コレクタ領域の中空部分に形成されたエミッタ
領域とを備え、前記エミッタおよびコレクタ領域の対向
面間の距離が、場所により異なる部分を有することを特
徴とする横型バイポーラトランジスタ。 - （２） コレクタ領域とエミッタ領域が同時に形成さ
れていることを特徴とする特許請求の範囲第１項に記載
の横型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115729A JPS596573A (ja) | 1982-07-02 | 1982-07-02 | 横型バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115729A JPS596573A (ja) | 1982-07-02 | 1982-07-02 | 横型バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS596573A true JPS596573A (ja) | 1984-01-13 |
Family
ID=14669652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115729A Pending JPS596573A (ja) | 1982-07-02 | 1982-07-02 | 横型バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596573A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148629A (ja) * | 1982-02-25 | 1983-09-03 | 株式会社東芝 | 電力系統安定化方式 |
| JPS62260367A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029172A (ja) * | 1973-07-17 | 1975-03-25 | ||
| JPS55156361A (en) * | 1979-05-25 | 1980-12-05 | Hitachi Ltd | Semiconductor device |
| JPS55165674A (en) * | 1979-06-12 | 1980-12-24 | Toshiba Corp | Semiconductor device |
-
1982
- 1982-07-02 JP JP57115729A patent/JPS596573A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029172A (ja) * | 1973-07-17 | 1975-03-25 | ||
| JPS55156361A (en) * | 1979-05-25 | 1980-12-05 | Hitachi Ltd | Semiconductor device |
| JPS55165674A (en) * | 1979-06-12 | 1980-12-24 | Toshiba Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148629A (ja) * | 1982-02-25 | 1983-09-03 | 株式会社東芝 | 電力系統安定化方式 |
| JPS62260367A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH049378B2 (ja) | ||
| JPS596573A (ja) | 横型バイポ−ラトランジスタ | |
| CN102315256B (zh) | 双极接面晶体管装置 | |
| JPH0513377B2 (ja) | ||
| JPS6258678A (ja) | トランジスタ | |
| JP2763432B2 (ja) | 半導体装置 | |
| JP2830515B2 (ja) | 半導体装置，およびその製造方法 | |
| JP3244292B2 (ja) | トランジスタ | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH04180678A (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPH0637098A (ja) | 半導体装置及びその製造方法 | |
| JPS62104168A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS59110165A (ja) | 半導体装置 | |
| JPH01120060A (ja) | 半導体装置 | |
| JPS6128224B2 (ja) | ||
| JPH0594996A (ja) | 半導体製造装置 | |
| JPS62143465A (ja) | 半導体装置 | |
| JPS60144968A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS629230B2 (ja) | ||
| JPS60116170A (ja) | 半導体装置 | |
| JPH07235546A (ja) | ラテラルトランジスタ | |
| JPH027527A (ja) | トランジスター | |
| JPH0752753B2 (ja) | 半導体記憶装置 |