JPS596580A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS596580A JPS596580A JP57116530A JP11653082A JPS596580A JP S596580 A JPS596580 A JP S596580A JP 57116530 A JP57116530 A JP 57116530A JP 11653082 A JP11653082 A JP 11653082A JP S596580 A JPS596580 A JP S596580A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- conductivity type
- type impurity
- gate
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシリコン基板上に形成された絶縁ゲート型電界
効果トランジスタに関するものである。
効果トランジスタに関するものである。
近年、集積回路装置の高密度化に伴い絶縁ゲート型電界
効果トランジスタ（以下ＩＧＦＥＴ）のチャネル長は短
縮化の一途にある。これに伴い、ＩＧＦＥＴの動作時に
、ドレイン近傍の強電界領域で衝突電離によってホット
キャリアが発生し、これが、シリコンと絶縁膜界面との
間の障壁を乗り越えて絶縁膜中に注入され、素子の閾値
電圧７５ｆ変動するという問題が発生している。これを
回避するために、ドレイン拡散層の不純物濃度勾配を緩
和させることによって電界を弱め、ホットキャリアの発
生を抑止する方法が試みられている。
効果トランジスタ（以下ＩＧＦＥＴ）のチャネル長は短
縮化の一途にある。これに伴い、ＩＧＦＥＴの動作時に
、ドレイン近傍の強電界領域で衝突電離によってホット
キャリアが発生し、これが、シリコンと絶縁膜界面との
間の障壁を乗り越えて絶縁膜中に注入され、素子の閾値
電圧７５ｆ変動するという問題が発生している。これを
回避するために、ドレイン拡散層の不純物濃度勾配を緩
和させることによって電界を弱め、ホットキャリアの発
生を抑止する方法が試みられている。
しかしながら、この方法ではキャリアの導通路は通常の
素子と同じく、絶縁膜シリコン界面のままであるため、
一旦ホ、トキャリアが発生してしまうと絶縁膜中への注
入は避けられず、このため、閾値電圧の変動を抑えるに
は充分とは言えなかった。
素子と同じく、絶縁膜シリコン界面のままであるため、
一旦ホ、トキャリアが発生してしまうと絶縁膜中への注
入は避けられず、このため、閾値電圧の変動を抑えるに
は充分とは言えなかった。
本発明は前記方法と、謂ゆる「埋込みチャネル」の方法
を併用することによってホットキャリアの発生及び絶縁
膜中への注入を飛曜的に抑える方法を提供するものであ
る。
を併用することによってホットキャリアの発生及び絶縁
膜中への注入を飛曜的に抑える方法を提供するものであ
る。
本発明は、上縁ゲート下のシリコン基板表面から一定の
深さの領域に基板と反対導電型の層を形成し、キャリア
の導通路とするものであり、これによって、キャリアの
導通路は絶縁膜・シリコン界面から隔絶され、ホットキ
ャリアの絶縁膜中への注入は著しく抑止される。
深さの領域に基板と反対導電型の層を形成し、キャリア
の導通路とするものであり、これによって、キャリアの
導通路は絶縁膜・シリコン界面から隔絶され、ホットキ
ャリアの絶縁膜中への注入は著しく抑止される。
次に本発明の実施例全図面を参照して説明する。
第１図乃至第４図は本発明の一実施例全説明するための
断面図である。本実施例に於てはｎチャネル型ＭＯ８Ｆ
ＥＴ″ｆｔ例に説明を行う。
断面図である。本実施例に於てはｎチャネル型ＭＯ８Ｆ
ＥＴ″ｆｔ例に説明を行う。
第１図に於て、Ｐ型シリコン基板１上には厚い′フィー
ルド酸化膜２及び薄いゲート酸化膜３が形成されている
。次にｎ型不純物イオンビーム４を照射して基板内にｎ
型導電層５を形成する。ｎ型不純物イオンとして燐イオ
ン音用いた場合には、注入エネルギーは１５０ｋｅＶ程
度、注入量は１０１１〜ｔ０１２／ｃｍ２程度が適当で
ある。
ルド酸化膜２及び薄いゲート酸化膜３が形成されている
。次にｎ型不純物イオンビーム４を照射して基板内にｎ
型導電層５を形成する。ｎ型不純物イオンとして燐イオ
ン音用いた場合には、注入エネルギーは１５０ｋｅＶ程
度、注入量は１０１１〜ｔ０１２／ｃｍ２程度が適当で
ある。
次に、Ｐ型不純物イオンビーム６を照射して基板表面に
Ｐ型溝電層７を形成する。これは素子の閾値電圧を適正
な値に設定すると共にソース・ドレイン間の突き抜は防
止の役割も果たす。
Ｐ型溝電層７を形成する。これは素子の閾値電圧を適正
な値に設定すると共にソース・ドレイン間の突き抜は防
止の役割も果たす。
次に第２図に示す様に、ゲート電極８ｔ−形成後、全面
にｎ型不純物イオン９を照射し、ソース及びドレイン領
域にｎ型不純物層１０を形成する。ｎ型不純物として燐
を用いた場合には、注入エネルギは１５０ｋｅＶ程度、
注入量は１０１２〜１０１３／ｅｍ２程度が適当である
。
にｎ型不純物イオン９を照射し、ソース及びドレイン領
域にｎ型不純物層１０を形成する。ｎ型不純物として燐
を用いた場合には、注入エネルギは１５０ｋｅＶ程度、
注入量は１０１２〜１０１３／ｅｍ２程度が適当である
。
次に第３図に示す様に、全面に酸化膜を成長した後、反
応性イオンエツチングで全面を工、チングすると、ゲー
ト電極端部に酸化膜１１が残留する０反応性イオンエツ
チングでは、例えばＣＦ４に水素を添加したものを工、
チングガスとして使用すれば良い。次に、ｎ型不純物イ
オン１２を注入してソース、ドレイン高濃度拡散層１３
を形成する。ｎ型不純物として、例えば砒素を用いた場
合には注入エネルギは１００ｋｅＶ程度、注入量は１（
） １５〜１ ｏ １６ ／ｃｍ２程度が適当である。
応性イオンエツチングで全面を工、チングすると、ゲー
ト電極端部に酸化膜１１が残留する０反応性イオンエツ
チングでは、例えばＣＦ４に水素を添加したものを工、
チングガスとして使用すれば良い。次に、ｎ型不純物イ
オン１２を注入してソース、ドレイン高濃度拡散層１３
を形成する。ｎ型不純物として、例えば砒素を用いた場
合には注入エネルギは１００ｋｅＶ程度、注入量は１（
） １５〜１ ｏ １６ ／ｃｍ２程度が適当である。
次に、第４図に示す様に酸化膜１４を成長し、電極１５
を形成して素子を完成する。
を形成して素子を完成する。
本素子構造に於ては、ドレイン高濃度拡散層１３とチャ
ネル領域５が中濃度層１（ｌ介して接触しているため、
濃度勾配が緩やかにな夛、電界が弱められて熱い電子（
ホットキャリア）の発生率は減少する。更にチャネル領
域５と酸化膜３との間にはＰ型バリア層７が設けられて
いるため、熱い電子（ホットキャリア）の酸化膜への注
入率は著しく減少し、１刷埴電圧の変動は従来の素子に
比べて著しく小さくなる。
ネル領域５が中濃度層１（ｌ介して接触しているため、
濃度勾配が緩やかにな夛、電界が弱められて熱い電子（
ホットキャリア）の発生率は減少する。更にチャネル領
域５と酸化膜３との間にはＰ型バリア層７が設けられて
いるため、熱い電子（ホットキャリア）の酸化膜への注
入率は著しく減少し、１刷埴電圧の変動は従来の素子に
比べて著しく小さくなる。
第５図は実際に作成した素子を用いてゲート注入電流の
測定を行った結果を示す。
測定を行った結果を示す。
本実施例によればゲートへの熱い電子の注入は従来素子
と比較して著しく減少していることが判る。
と比較して著しく減少していることが判る。
第１１ス乃至第４図は本発明の一実施例を説明するため
の工程順の断面図、第５図はゲート注入電流とドレイン
電圧との関係を示す図である。 尚、図に於て、 １・・・・・・Ｐ型シリコン基板、２・・印・フィール
ド酸化膜、３・・・・・・ゲート酸化膜、４，９．１２
・・・・・・ｎ型不純物イオンビーム、５，１０．１３
・川・・ｎｆｉ不純物導電層、６・・・・・・Ｐ型不純
物イオンビーム、７・・・・・・Ｐ型不純物導電層、８
・・・・・・ゲート電極、１１．１４・川・・酸化膜、
１５・旧・・金属電極、１６・・・・・・従来法のＦＥ
Ｔによるゲート注入電流、１７・・・・・・本実施例の
ＦＥＴによるゲート注入電流、である。 区 区 ｍ−守〈 転 鰹 区 区 ■ 雫 転 貧
の工程順の断面図、第５図はゲート注入電流とドレイン
電圧との関係を示す図である。 尚、図に於て、 １・・・・・・Ｐ型シリコン基板、２・・印・フィール
ド酸化膜、３・・・・・・ゲート酸化膜、４，９．１２
・・・・・・ｎ型不純物イオンビーム、５，１０．１３
・川・・ｎｆｉ不純物導電層、６・・・・・・Ｐ型不純
物イオンビーム、７・・・・・・Ｐ型不純物導電層、８
・・・・・・ゲート電極、１１．１４・川・・酸化膜、
１５・旧・・金属電極、１６・・・・・・従来法のＦＥ
Ｔによるゲート注入電流、１７・・・・・・本実施例の
ＦＥＴによるゲート注入電流、である。 区 区 ｍ−守〈 転 鰹 区 区 ■ 雫 転 貧
Claims (1)
- 一導電型のシリコン基板に形成された絶縁ゲート型電界
効果トランジスタに於て、ソース及びドレインの高濃度
不純物拡散領域とゲート電極の直下のチャネル領域とを
該ゲート電極の端部の前記シリコン基板内に設けた逆導
電型の低濃度不純物拡敬領域金介して連絡せしめＪ勅記
チャネル領域は前記シリコン基板内部に形成された逆導
電型の導電層から成り、且つ絶Ｉｊｋ膜との界面性、前
記シリコン基板表面に形成された一導電型の導電層によ
って隔てられていることｔ−特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116530A JPS596580A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116530A JPS596580A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS596580A true JPS596580A (ja) | 1984-01-13 |
Family
ID=14689400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57116530A Pending JPS596580A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596580A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173368A (ja) * | 1987-01-13 | 1988-07-16 | Nec Corp | Ｍｏｓトランジスタ |
| JPH07106563A (ja) * | 1994-04-15 | 1995-04-21 | Toshiba Corp | 半導体装置の製造方法 |
-
1982
- 1982-07-05 JP JP57116530A patent/JPS596580A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173368A (ja) * | 1987-01-13 | 1988-07-16 | Nec Corp | Ｍｏｓトランジスタ |
| JPH07106563A (ja) * | 1994-04-15 | 1995-04-21 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61259576A (ja) | 電界効果トランジスタ | |
| JPS5932172A (ja) | シヨツトキ−障壁ｍｏｓデバイスからなる集積回路及びその製造方法 | |
| JPH02159767A (ja) | 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ | |
| JPS61259575A (ja) | 電界効果トランジスタとその製造方法 | |
| JPS6050960A (ja) | 半導体装置 | |
| JPS62156873A (ja) | 半導体装置 | |
| KR960001342B1 (ko) | 반도체 기억 장치 | |
| JPS5893279A (ja) | 半導体装置の製造方法 | |
| US20240105844A1 (en) | Native nmos device and manufacturing method thereof | |
| JPS596580A (ja) | 半導体装置 | |
| JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2858622B2 (ja) | 半導体装置 | |
| JP3186298B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH06120516A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JPS6115369A (ja) | 半導体装置及びその製造方法 | |
| JP2646547B2 (ja) | 半導体装置の製造方法 | |
| JP2975213B2 (ja) | Ｍｏｓメモリ装置 | |
| JPS61259574A (ja) | ホツト電子の効果を低減する延長ドレイン構造 | |
| JP2591518B2 (ja) | 半導体装置 | |
| JPS6193641A (ja) | 半導体装置 | |
| JP2914026B2 (ja) | 半導体装置 | |
| JP2537649B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0428236A (ja) | 半導体装置の製造方法 | |
| JP2858623B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0290567A (ja) | 半導体装置とその製造方法 |