JPS5967417A - 波形記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアナログ人力を７＋、　／　Ｄ変換した後メモ
リにて一時記憶し、前記メモリの記憶内容を記録紙上な
どに記録させる波形記録装置に関するものである。

従来アナログ人力をＡ／Ｄ変換した後メモリに記憶させ
る波形記録装置としては、ウェーブメモリあるいはスト
レージオシログラフなどがある。これらの装置において
はメモリの容量をｎワード、記録時間を８秒とした時に
はｎ　／　ｓ回／秒のサンプリングを行う。この時アナ
ログ人力を１回Ａ／Ｄ変換してこの出力を１ワードとし
てメモリに記憶させる場合に必要なサンプリング時間を
ＴとするとｎＴ−ｓ（ここで、サンプリング時間とはＡ
／Ｄ変換時間のことである。）となった特段も入力信号
に相似した記録が再現される。しかし突発的に発生し、
かつその繰り返し周期の長い現象、例えばインパルス状
の雑音測定などに当ってはｎ　Ｔ　（（ｓとなるような
記録時間を必要とする。このような記録を行なった場合
ｓ　／　ｎ時間内のアナログ入力値をＡ／Ｄ変換して１
ワードとして記憶するが、ここにおいて前述したサンプ
リング時間Ｔとの関係においてｓ　／　ｎ　　Ｔの残り
時間は空白の期間となる。第１図にこの波形記録におけ
る入力と記録の相関を示す。ここにおいてｓ　／　ｎ期
間中に７時間のサンプリングが行なわれており、言己録
時にはこのサンプリングによるデータイ直力（Ｓ／ｎ期
間出力されている。人力を実線、８己録を破線で示しで
あるがＳ／ｎ−Ｔ期間中の人力の変化は記録波形中に表
われることはなく波形の再現性が悪化するなどの欠点を
有している。

本発明はこのような欠点を改善するため（こなされたも
ので、入力に対して記録の再現性力＜言己録時間Ｓに無
関係であって、づンプリング時間Ｔでのみ決定され、か
つ多チャンネル化を行なうに当りメモリの増設が必要な
く、さらにＸ　−Ｙレコーダへの転用も極めて容易な波
形記録装置行を提供することを目的とする。

そのために、本発明は波形記録装置の記録面をＤに小な
点の集合として取り扱う。例えば−辺が１０ｃｍの正方
形からなる記録面は一辺が１ｍｍの正方形を１つの点と
ずればｉ　ｏｏｏｏ個の点の集合となるが、この記録面
と相似なマトリックス状に配列したメモリセルアレイを
有すルランダムアクセスメモリ　（以下「ＲＡＭ」とい
う）を備えることにより、記録面の各点をメモリセル１
ビ、トに対応させておき、さらＧこアナログ人力をＡ　
’／　Ｄ変換してロープコータ゛Ｇこ供給する手段と、
サンプリング時間Ｔ、分周数ｍ１記録時間Ｓ１およびカ
ラム数ｎとの間にｍＴ−Ｂ　／　ｎの関係を有する引時
人力をカラムデコーダに供給する手段と、ローデコーダ
の出力とカラムデコーダの出力よりメモリセルビ、）を
選択して記憶させる手段とを備えることによって、書き
込み動作時には、サンプリング時間Ｔごとにサンプリン
グデータの各人力に対応する位置階 にあるメモリセルヒツトのレベルを“Ｌｌ′から”　Ｈ
”にして、順次書き込みを続は記録すべきメモリセル１
ビ、トにすでにサンプリングデータが入り”　Ｈ”にな
っている時にはそのままとして書き込みを継続できる１
ワード１ビ、ト方式としてＲＡＭを用いる波形記録装置
である。

以下添イク」図面を参照して本発明の詳細な説明する。

第２図は本発明の基本構成を示す第１実施例であって横
軸が時間軸となる波形記録装置である。

同図において、１はクロック信号を発生する発振器、２
は後述するＡ／Ｄ変換器及びメモリの書き込み動作を制
御する信号を作るためのカウンタ、６はＡ／Ｄ変換器で
あり本来逐次比較形あるいは並列比較形等の変換方式は
問わないが、本実施例では逐次比較形である。４はこれ
もやはり後述するがメモリに書き込まれた内容を読み出
し、かつ記録を制御するためのカウンタである。

５は分周器、６は前記分周器５の分周数を決定する分周
数決定回路、７は前記分周器の出力を受けて作動するカ
ウンタ、８は前記カウンタ７を電源投入時等において初
期化するだめの初期化回路、９は前記カウンタ７の出力
または人的操作により入力信号の記憶制御あるいは記憶
の読み出しを制御する動作制御回路である。

１０は１ワ一ド１ビツト方式として用いるＲＡＭであっ
て、内部にメモリセルアレイ１１、ローテコーダ１２、
カラムデコーダ１６、カラム人出力回路１４、及びメモ
リセルへの書き込みと読み出しを制御する制御回路１５
などを有している。

２０．２１．２２．２３．２４．２５．２６．２７．２
８はそれぞれ接続されている回路の出力信号を供断する
ためのスイッチ群で、前述した動作制御回路９の出力に
より制御されている。

２９は前記カウンタ２の計数値に応じてＡ／Ｄ変換器乙
の動作及びメモリ１０へ前記Ａ／Ｄ変換器ろの出力を書
き込むための動作制御を行なうゲート群である。

ろＯは、前記メモリ１０に書き込まれた内容を記録する
ための記録計部分で記録紙６０′、記録ヘッド及びへン
ド駆動部３１、パルスモータ３２、モータ駆動回路３６
とから構成されている。

４０はフリ、プフロ、ブ、４１は信号遅延回路である。

なお本実施例においてはその動作説明上カウンタ２．４
．７、及びＡ／Ｄ変換器６、メモリ１０をずべて４ビ、
ト構成として説明する。

第６図は前記動作制御回路９の構成の１例を示すもので
、書き込みと読み出しを選定するスインチ９１、ノン口
、り形のプッシュスイッチなとで構成されるスタートス
イッチ９２、スタートスイッチ９２により初期化され、
カウンタ７の出力をクロ、りとして受けるＪ−に形フリ
７ブフロツプ９３、選定スイッチ９１とフリ。

プフロップ９３との出力状態により、２０から２８の各
スイッチ群を制御するためのゲート群９４、及び電源投
入時にフリ、プフロ、プ９６を初期化する時定数回路９
５とから構成されている。

この構成において電源を投入するとフリ、ブフロ、ブの
Ｊ端子は時定数回路９５により一定期間°”Ｌ　”に保
持されるため出力Ｑは°“Ｌ　”となり初期化される。

この出力によりＦ、にの各出力は選定スイッチ９１の状
態に無関係に両方とも”　Ｌ　”出力となる。次にスタ
ートスイッチ９２を押すと７リツプフロ、プ９３のＪ端
子に”Ｈ′′、Ｋ端子に”　Ｌ　”が−瞬入力されるた
め出力Ｑハ”　Ｈ’″に転じる。スタートスイッチ９２
が元にもどると前述の各端子共に“Ｈ”に転するためカ
ウンタ７の出力によりフリ、ブフロ７プ９ろが駆動可能
な状態となり、更に出力Ｑが”Ｈ″°に転したため選定
スイッチ９１の状態に応して書き込み動作であれば出力
Ｅに°゛Ｈ″、読み出し動作であれば出力Ｆが”　Ｈ”
となる。

カウンタ７から出力が発生するとフリ、プフロ７プ９３
は反転し出力Ｑが°°Ｌ″となり電源投入時々同様の状
態にもどる。またフリ、ブフロップ９３の出力を反転し
た信号が出力Ｐとして出力されている。なおスイッチ群
２０から２８はそれぞれ制御信号が°Ｈ′″ならば閉、
”Ｌ’”ならば開放の動作を行なうものである。

次に第１実施例の動作を書き込み時及び読み出し時につ
きそれぞれ第４から第８の各構成図を参照して説明する
。

第４図は動作制御回路９の出力Ｅが°゛Ｈ′′、Ｆが’
Ｌ”、Ｐが”　Ｌ　”となった状態つまりメモリ１０へ
の書き込み動作が可能な状態となった時の構成図であっ
て、制御スイッチ群中２０．２１．２５．２６．２７が
開放、２２．２６．２４．２８が閉の状態であり、該構
成図より［）社記スイ、チ群は削除されている。

第５図は前記書き込み時の動作を示す第４図におりる各
部のタイミングチャートである。なお斜線部はデータ内
容不変を示す。

第４図において、メモリ１０の動作を説明すると、メモ
リ１０は前述した通り１ワード１ビ、ト方式として用い
るＲＡＭであり、メモリセルアレイ１１は例えば４ビツ
ト用であれば１６×１６のマトリ、クスで構成されてい
る。該メモリセルアレイ１１はローデコーダ１２とカラ
ムデコーダ１３の出力により１つのメモリセルが選び出
される。メモリセルが選び出された状態において制御回
路１５の一方の入力端子に動作制御回路９の出力Ｐが供
給されており、この出力ＰがＨ″ならばメモリセル１１
への書き込みあるいは読み出しが不可能となり、′Ｌ”
′ならば制御回路１５の他端子に加えられる信号により
書き込みまたは読み出しが行なわれる。

本構成図においては動作制御回路９の出力Ｐは”　Ｌ”
であわ、制御回路１５の他端子に加えられる信号が”　
Ｌ　”で書き込み、”　Ｈ”で読み出しとなる。書き込
み時において遅延回路４１の出力の状態が書き込まれる
。

今電源が投入されると動作制御回路９の各出力は前述し
た通り出力Ｅは’Ｌ”、出力ＦはＬ”°、出力Ｐは”Ｈ
”°となる。この状態においてカウンタ７は初期化回路
８により計数値がゼロの状態とされ、かつスイッチ２８
が開となるので計数動作は停止している。次に動作制御
回路９の選定スイッチ９１が書き込み動作とされ、スタ
ートスイッチ９２が閉となると動作制御回路９の各出力
は出力Ｅが’Ｈ”、出力Ｆは°”Ｌ”″、出力Ｐは”　
Ｌ　”となりメモリ１０は書き込み動作、スイッチ２８
は閉となり第４図に示す構成となる。

アナログ入力をＡ／Ｄ変換してメモリ１０のローデコー
ダに供給する手段は次のような動作を順次行なうもので
ある。

ここにおいて発振器１の出力により自走するカウンタ２
はそのＪ１数値に応じてＢＯＤコードの出力を発生する
が、本実施例においてＤの出力がＨに転じた時にカウン
タ２のす七ノ）回路が作動する８進カウンタとされてい
る。

カウンタ２のｊ１数値がゼロとなった時にゲー）　１！
’Ｉ　２９よりＡ／Ｄ変換指令（第５図において２９’
−１）が出される。逐次比較形Ａ／Ｄ変換器６はこの変
換指令により入力端子５′に加えられたアナログ人カイ
１６をデジタル化する。この際発振器１からのクロ、り
により最上位ピント（ＭＳＢ）から順次１クロツク毎に
下位ビットが変換され変換指令発生後４クロ、りにて４
ビツトの変換を終了し、メモリ１０のローデコーダ１２
に供給される。

サンプリング時間Ｔ、分周数ｍ、記録時間Ｓ、及びカラ
ム数ｎとの間にｍ　Ｔ　＝　ｓ　／　ｎの関係を有する
計時入力をメモリ１０のカラムデコーダ１３へ供給する
手段は、次のような動作を順次行なうものである。

分周回叶５はカウンタ２のＤコード出力により動作する
分周回路で、その分周数は分周数法に示したサンプリン
グ時間Ｔに相当し、分周回路の分周数ｍと前記サンプリ
ング時間Ｔを乗じじた時間Ｔｍはｓ　／　ｎに相当する
。なおｎはカラム数であり、容量ｎワードと等しいもの
とする。よって記録時間日が決定されるとｍ　＝　ｓ　
／ｎＴなる分周数とされる。カウンタ７は初期化回路８
によりゼロ計数値とされた後、前記分周回路５からの出
力により計数値を進める。該カウンタ７のＢＯＤコード
出力はメモリ１０のカラムデコーダ１３に供給される。

ローデコーダ１２の出力とカラムデコーダ１６の出力よ
り１つのメモリセルを選択して書き込みを行なう手段は
次のような動作を順次行なうものである。

ゲート群２９はカウンタ２の泪数値が６と７の時に第５
図に示した２９−２の出力を発生しこの出力は反転され
た後遅延回路４１を介してメモリ１０に“Ｈ”レベルを
伝達する。ゲートｎｌ　２９から２９−２の出力が発生
ずると、それまでにＡ　／　Ｉ）変換を終了しアナログ
人力値に対応したテジタル値がローデコーダ１２に、カ
ウンタ７の計数値がカラムデコーダ１３に供給されてお
り、この二つの人力によりメモリセルアレイ１１の内の
１つがマトリ、クスによって選定されており、ゲート群
２９からの２９−２の出力はメモリ１０の制御回路１５
の他入力端子に”Ｌ″ルベル人力して書き込み動作に入
る。

この時遅延回路４１の出力レベルが前記選出された１つ
のセルに記１，４さイする。ここにおいて遅延回路４１
はメモリ１０が書き込み動作を終了する時点まで所定の
レベルを保つ必要があるため遅延時間ｔを発生させ、書
き込みデータの安定化を８１っている。

カウンタ７が言１数を終了し初期値にもどる時のＤコー
ド信号の反転を受けて動作制御回路９の各出力は出力Ｅ
が”　Ｌ　”　、出力Ｆが”　Ｌ　”、出力ＰがＨ″に
もどり書き込み動作を終了する。

第６図はこの書き込み動作によるメモリ１０への書、き
込み状態と、それに対応する記録面への記録状態を承す
図である。なお、メモリセルアレイ１１における斜線は
書き込みを示す。

同図において、Ａ／Ｄ変換器ろはカウンタ２の１語数周
期毎に動作し、この１語数周期はＴである。分周回路５
は１１５分周を行ない、この出力によりカウンタ７が動
作するためｓ　／　ｎ−５Ｔとなっている。このためカ
ウンタ７の出力が接続されるカラムデコーダ１３の出力
はＡ／Ｄ変換が５回行なわれるまで変化せず、メモリセ
ルアレイ１１はカラムデコーダ１６で決定されるマトリ
ックスの１辺が固定のままＡ／Ｄ変換器３の出力で決定
されるローデコーダ１２の出力により選定されたメモリ
セルアレイ１１の書き込みを５回繰返して行なう。この
ため入力信号の急激な変化があってもメモＩＪ　１０１
に１１″Ｌき込まれる。

次に第７図、及び第８図により［）り述した書き込み動
作によりメモＩＪ　１０に書き込まれたデータの読み出
し動作及びその記録について説明する。

第７図において、動作制御回路９の各出力が読み出し動
作に移行し、出力ＥがＬ′′、出力Ｆが”’　Ｈ”　、
出力Ｐが′Ｌ゛′となる。この状態において第２図に示
したスイッチ群で２０．２１．２５．２６．２７が閉、
２２．２３．２４．２８が開放きなるため同図でも、こ
れらのスイッチ群を削除して記載しである。

第４図、及び第５図を参照して、１チ！明した書き込み
動作において、カウンタ７が１計数周期を終ｒすると動
作制御回路９の各出力が初期の状態にもどることは０１
１述した通りであるが、この状態においてカウンタ４は
ゼロに初期化され、かつフリップフロノブ４０も初期化
されている。

またカウンタ７もゼロにもどり不動の状態とされている
。

まず、第ろ図に示した動作制御回路９の選定スイッチ９
１が読み出し側に選定され、スタートスイッヂ９２が閉
じられると動作制御回路９の各出力が前述した読み出し
状態となってカウンタ４、フリ、ブフロ、プ４０が動作
可能となる。カウンタ４は発振器１の出力を受けて４数
を進め、１計数周期が終了するとカウンタ４のＤコード
の出力の立ち下がりを受けてフリ、プフロソブ４０の出
力が反転する。さらにカウンタ４の１語数周期が終了す
ると７リツプ７０ツブ４０の出力がちとにもどるため、
この出力の反転を受けてカウンタ７の計数値が１つ進め
られる。つまりカウンタ４の２８１数周期でカウンタ７
の計数値が１つ進められるものである。

なお、第８図はカウンタ４の２計数周期間の各部の動作
タイミングを示すものである。

カウンタ４の最初の計数周期間においてフリ、ブフロッ
プ４０の出力は°′Ｌ″のままであり、この出力と発振
器１の出力が加えられるゲート４２はこの間”Ｈ″′に
固定されたままとなる。

このゲート４２の出力はメモリ１ｏの制御回路１５の他
端子に人力され、メモＩＪ　１０はメモリセルアレイ１
１の内容が読み出せる状態となる。

ここにおいてカウンタ４のＢ１数値が進むとカウンタ７
はまだその計数値がゼロのままのため、カウンタ４の３
１数値に従ってメモリセルアレイ１１のマ）　ＩＪワッ
クス中初の１行が順次読み出される。そしてそのメモリ
セル中に”’　Ｈ”として書き込まれているものがあれ
ば゛′Ｈ″出カを発生させる。

ゲート４２の出力はゲート４ろにも加えられており、ゲ
ート４３はゲート４２の出力が°′Ｈ°°の開発振器１
の出力と相似の信号を発生ずる。

ゲート４６の出力は更にゲート４４に与えられており、
ゲート４４の他方の人力端子にはメモリ１０の出力が与
えられる。このためメモリ１０の出力が′Ｈ″でがっゲ
ート４３の出力がＨ”の間だけ出方が′Ｈ″となる。こ
れはメモリ１０を読み出し動作の状態のままカウンタ４
によりメモリセルアレイ１１　　　゛　・のアドレスを
順次走査させるため、アドレスセットの１１１ｊ間等の
データ内容が不確実となる部分を除くためである。

カウンタ４が最初の１言１数周期を終了するとフリップ
フロップ４０の出力が′°Ｈ′″に転じ、ゲート４２の
出方にはその他方の人力端子に接続されている発振器１
の逆位相の出方が表われる。ゲート４２の出力がＬ°゛
に転すると、この出力メモリ１０の制御回路１５により
メモリ１０に書き込み動作が行なえる状態となり、ゲー
ト４２の出力が同時に加えられる遅延回路４１の出ノＪ
によりメモリ１ｏのメモリセルアレイ１１　ニｉ：１１
１ｍ＆　”Ｌ　”　レベルが書き込まれリフレッシュさ
れる。ここにおいてゲート４２の出力が発振器１の出力
と逆位相の出力により書き込み動作を行なわせるのは、
前述した書き込み動作同様にメモリ１ｏのメモリセルア
レイ１１のアドレスがカウンタ４により決定されるため
、十分なセ、ドア、ブタイムを確得することにある。

この書き込み動作によりメモリ１０をリフレ、シュして
いる間、ゲート４３は一方の入力端子に発振器１の出力
が、他方の人力Ｅ子にはゲート４２の出力が供給されて
いるため人力がＵに逆位相となり、ゲート４３の出力は
“Ｌ″′に固定されたままとなり、これを受けてゲート
４４の出力も°Ｌ′”のままとなる。このようにしてカ
ウンタ４が次の１計数周期を終了すると、フリップフロ
ップ４０の出力が反転するためカウンタ７の８１数値が
１つ進み、この語数値に対応するメモリセルアレイ１１
の１つの行の読み出し動作に入り、順次前述した動作を
繰り返す。

次に第７図に示した記録δ１部分と０１１述の読み出し
動作との関係について説明する。

記録計部分は第２図にても示した通り、記録紙３ｄ、記
録へ、ド及び−、ド駆動部ろ１、バ／ｌ／　スモーク３
２、モータ駆動回路３３とがら構成されている。

モータ駆動回路３３には駆動信号よしてフリップフロ、
プ４０の出力により駆動され、カウンタ７の計数値と同
期してカウンタ７の計数値が１計数進むごとに１行の記
録紙を送るようにパルスモータを制御する。なお、この
モータ駆動回路３ろは動作制御回路９の出力Ｆが”Ｌ″
′の期間は動作不可能な状態におかれる。

次に記録へ、ド及びへ、ド駆動部ろ１について説明する
。

本実施例におけるこの記録計部分の記録方式をザーマル
記録により説明すると、カウンタ４の引数出力を受ける
１０進化デコーダ６４によりトランジスタ３５から３５
′に至る間のいずれか１つのトランジスタが、カウンタ
４の計数値ニ応して順次選択される。ここでトランジス
タはメモリ１０の１行のメモリセル数に含まれる総ビッ
ト数と同数のトランジスタを有する。

各トランジスタには発熱用抵抗６６から３６゜が゛接続
されており、この抵抗体が一般には記録へ、ドロアから
３７’に相当している。

トランジスタろ８はこれらの発熱用抵抗体６６から６６
“を１組として通電制御を行なうもので、ゲート４４の
出力が°゛ＨＨパった時に通電可能となり、この時カウ
ンタ４の計数値に対応したトランジスタ６５から６５゛
の内の１つも通電可能となっており、この動作により選
択された記録ヘッドが加熱され記録紙ろＯ′の該ヘッド
部分が発色する。このようにしてカウンタ７の８１数値
が１つ進むごとに記録紙が１行送られ、カウンタ４の最
初の計数周期間記録を行ない、カウンタ７の１計数周期
が終ｒしてカウンタ７のＤフード出力が反転すると動作
制御回路９は初期の状態つまり各出力が、出力Ｅが”Ｌ
″′、出力Ｆが°°Ｌ”、出力Ｐが′Ｈ°′の状態に移
行して記録動作を終了する。なお、この記録動作におけ
る記録図も第６図に合せて示す。

以上本発明における第１実施例として時間輸送りによる
波形記録装置を説明したが、この実施例においてメモリ
１０の容量を増加することなく多チヤンネル人力形の波
形記録装置を構成できる。

第９図は本発明の第２実施例であって２チヤンネルの波
形記録装置である。

同図において、発振器１、カウンタ２、ゲート群２９、
Ａ／Ｄ変換器６、スインチ群２２の構成及びその動作に
ついては第２図及び第４図に示した本発明の第１実施例
と同一であるが、さらに複数のアナログ入力をそれぞれ
Ａ／Ｄ変換してローテコーダへ供給する手段として、本
実施例においては第２チヤンネル用のＡ／Ｄ変換器５０
、第１チヤンネル用Ａ／Ｄ変換器６と第２チヤンネル用
のＡ／Ｄ変換器５０との出力をそれぞれ切り換えて出力
するためのスイッチ群５１．５２、及びカウンタ２のＤ
コード出力を受けて動作し、かつ前記２つのスイッチｎ
５１．５２を交互に切り換えるためのフリップフｏ　、
、　フ５３が附加されている。

この実施例における動作を説明すると、フリプフロップ
５６は動作制御回路９の出力Ｅにより初期化が制御され
ており、今動作制御回路９の各ｌバカが書き込み動作に
転すると７リツプ７０、ブ５３の一方の出力が初期化に
より゛Ｈパよなっている。いまこの一方を王とすれば、
スイッチ群５２が７１Ｊ、スイ４．チＨＹ５１が開放と
なっており、まず第１チヤンネル用のＡ／Ｄ変換変換器
用力が第４図及び第５図に示した書き込み動作により書
き込まれる。その後カウンタ２のＤコード出力によりフ
リップフロップ５６の他方の出力ＭがＨ”″に転すると
、スイッチ群５２が開放、５１が閉となるため第２チヤ
ンネル／１１のＡ／Ｄ変換ｋ　５０の出力が前述した書
き込み動作によりｔテなわれる。ここにおいてカウンタ
２が前記動作を行なうために２語数周期を必要とするが
、フリ、ブフロ２プ５３０Ｊ）　出力ヲ分周器５以降に
出力するためカウンタ７の計数は進まず同一カラムアド
レス中に第１チヤンネルと第２チヤンネルの情報が書き
込まれる。読み出し及び記録動作は第７図及び第８図に
示した第１実施例と同一である。なお第３チャンネル以
上についても本発明を実施することができるのは明らか
であり、それらの説明は省略する。

第１０図に本発明の第６実施例としてＸ−Ｙ記録を行な
うための書き込み動作時の構成図を示す。

この実施例においては、カウンタ７の出力がスイッチ群
５４に接続され、メモリ１０のカラムデコーダの人力と
して、前記カウンタ７の出力か、または第２チヤンネル
のＡ／Ｄ変換器５０の出力をスイッチ群５１を介してい
ずれか一方が入力される。なおスイッチ群５１は書き込
み動作時に閉ッスイ、チ群５４は読み出し動作時に閉き
される。

書き込み動作時にはローデコーダ入力として第１チヤン
ネルのＡ／Ｄ変換器ろの出力が人力され、カラムデコー
ダ入力には第２チヤンネルのＡ／Ｄ変換器５０の出力が
人力され、それぞれの入力値においたメモリセルアレイ
１１中のメモリセル１ビ、トが選定される。

記録時間Ｓは分周器５、及びカウンタ７により決定され
カウンタ７のＤコード出力により終了する。

読み出し動作時にはスイッチ群５４が閉となるため第７
図及び第８図に示した構成及び動作により行なわれる。

なお上述の各実施例では、読み出し動作時においてメモ
リセルをフレッシュアップしていたが、これを人的操作
によってこの動作に入るように構成し、読み出し記録動
作を必要に応して複数回行なわ刊ることも極めて容易で
あり、記録計部分についてもサーマル記録あるいは放電
記録など記録方式のみならずその動作方法についても各
種の手段を取りうろことは明白である。

また本発明の各実施例における各制御回路及びスイッチ
群等をマイクロコンピュータとそのソフトウェアに置き
換えることも極めて容易であり、コンピュータプログラ
ムによってメモリのアドレスをマトリ、クス状に配列す
ることができ、装置の小型化及び組立性などについては
マイクロコンピュータとそのソフトウェアによる方が優
れていることも明白である。

以上説明したように、本発明によれば、Ａ／Ｄ変換器の
変換時間以外の空白の期間が発生しないのみならず、同
一容量のメモリにて、多チャンネル化及びＸ−Ｙ記録動
作が行なえる波形記録装置が安価に提供できるという効
果がある。

【図面の簡単な説明】

第１図は、従来の波形記録における入力よ記録の相関を
示す図である。 第２図は、本発明の基本構成を示す第１実施例であって
、横軸が時間軸となる波形記録装置を示す図である。 第６図は、第１実施例における動作制御回路の具体的構
成例を示す図である。 第４図は、第１実施例におけるメモリへの書き込み動作
が可能となった時の構成図である。 第５図は、第１実施例における書き込み時の各部のタイ
ミングチャートである。 第６図は、第１実施例における書き込み動作終了時のメ
モリへの書き込み状態と、それに対応する記録面への記
録状態を示す図である。 第７図は、第１実施例におけるメモリの読み出し、及び
その記録動作時の構成図である。 第８図は、第１実施例におけるカウンタ４の２　ｉｌ数
周期間の各部のタイミングチャートである。 第９図は、本発明の第２実施例であって、２チヤンネル
波形記録装置の書き込み動作時の部分構成図である。 第１０図は、本発明の第６実施例であって、Ｘ−Ｙ記録
を行なうための書き１Δみ動作時の構成図である。 １・・、クロック信号発揚器　　２パ・カウンタ３’＝
Ａ／Ｄ変換器　　　　　５　°分周回路７　°゛カウン
タ　　　　９・・　動作制御回路１０°゛ＲＡＭ　　　
　１１・°メモリセルアレイ１２＝、、０−デ″−ダ　
１３．、、カラムデコーダ１５・・　制御回路　　　　
　　２９・・・ゲート群４１°°　信号遅延回路　　５
０・−Ａ−Ｄ変換器５３・・　フリップ７０．ブ 第１図 第３図

Claims (1)

1. 【特許請求の範囲】 １　アナログ人、力をＡ／Ｄ変換した後メモリにて一時
   記憶し、そのメモリの記憶内容を、記録紙」二などに記
   録させる波形記録装置において、マトリ、クス状に配列
   したメモリセルアレイを有し、サンプリング時間タの入
   力ご七に、その各人力に対応する位置にあるメモリセル
   １ビツトを記憶部として選択する１ワード１ビ、ト方式
   として用いたＲＡＭを備えた波形記録装置ｆｆ、　。 ２　アナログ入力をＡ／Ｄ変換した後メモリにて一時記
   憶し、そのメモリの記憶内容を記録紙上などに記録させ
   る波形記録装置において、マトリ、クス状に配列したメ
   モリセルアレイとマトリ、クスの列位置を決定するロー
   デコーダとマトリ、クスの行位置を決定するカラムデコ
   ーダとを有し、１ワード１ビ、ト方式として用いるＲＡ
   Ｍと、アナログ入力をＡ／Ｄ変換してロデコーダへ供給
   する手段と、サンプリング時間Ｔ、分周数ｍ、記録時間
   Ｓ及びカラム数ｎとの間にｍ　Ｔ　＝　ｓ　／　ｎの関
   係を有する計時入力をカラムデコーダへ供給する手段と
   、ローデコーダの出力とカラムデコーダの出力よりメモ
   リセル１ビ、トを選択して記憶させる手段とを備えた波
   形記録装置。 ろ　アナログ入力をＡ／Ｄ変換した後メモリにて一時記
   憶しそのメモリの記憶内容を、記録紙上などに記録させ
   る波形記録装置において、７トリノクス状に配列したメ
   モリセルアレイとマトリ、クスの列位置を決定するロー
   デコーダとマトリックスの行位置を決定するカラムデコ
   ーダ七を有し、１ワ一ド１ビツト方式よして用いるＲＡ
   Ｍと、複数のアナログ入力をそれぞれＡ／Ｄ変換してロ
   ーデコーダへ供給する手段と、サンプリング時間Ｔ２分
   周数ｍ１記録時間ｓ１及びカラム数ｎとの間にｍ　Ｔ　
   ＝　ｓ　／　ｎの関係を有する計時入力をカラムデコー
   ダへ供給する手段と、ローデコーダの出力とカラムデコ
   ーダの出力よりメモリセル１ビ、トを選択して記憶さぜ
   る手段とを備えた波形記録装置。 ４　アナログ入力をＡ／Ｄ変換した後メモリにて一時記
   憶し、そのメモリの記憶内容を記録紙上などに記録させ
   る波形記録装置において、マトリ、クス状に配列したメ
   モリセルアレイとマトリックスの列位置を決定するロー
   デコーダとマトリ、クスの行位置を決定するカラムレコ
   ーダとを有し、１ワード１ビ、ト方式として用いるＲＡ
   Ｍと、第１のアナログ入力をＡ／Ｄ変換してローデコー
   ダヘ供給する手段と、第２のアナログ入力をＡ／Ｄ変換
   してカラムデコーダへ供給する手段と、ローデコーダの
   出力とカラムデコーダの出力よりメモリセル１ビ、トを
   選択して記１７口させる手段とを備えた波形記録装置。