JPS5967418A - 波形記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアナログ人力をＡ／Ｄ変換した後メモリにて−
１１ケ記憶し、前記メモリの記憶内容を記録紙上などに
記録させる波形記録装置に関するものである。

従来アナログ入力をＡ／Ｄ変換した後メモリに記憶させ
る波形記録装置としては、ウェーブメモリあるいはスト
レージオシログラフなどがある。これらの装置において
はメモリの容量をｎワード、記録時間を８秒とした時に
はｎ　／　ｓ回／秒のサンプリングを行なう。この時ア
ナログ人力を１回Ａ／Ｄ変換してこの出力を１ワードと
してメモリに記憶させる場合に必要なサンプリング時間
をＴとするとｎＴ＝ｓ（ここで、サンプリング時間とは
Ａ／、Ｄ変換時間のことである。）となった特設も入力
信号に相似した記録が再現される。しかし突発的に発生
し、かつその繰り返し周期の長い現象、例えばインパル
ス状の雑音測定などに当ってはｎ　Ｔ　（（ｓとなるよ
うな記録時間を必要とする。このような記録を行なった
場合ｓ　／　ｎ時間内のアナログ入力値をＡ／Ｄ変換し
て１ワードとして記憶するが、ここにおいて前述したサ
ンプリング時間Ｔとの関係においてｓ　／　ｎ　−Ｔの
残り時間は空白の期間となる。第１図にこの波形記録に
おける入力と記録の相関を示す。ここにおいてｓ　／　
ｎ期間中にＴ時間のサンプリングが行なわれており、記
録時にはこのサンプリングによるデータ値がｓ　／　ｎ
期間出力されている。入力を実線、記録を破線で示しで
あるがｓ　／　ｎ　−Ｔ期間中の人力の変化は記録波形
中に表われることはなく波形の再現性が悪化するなどの
問題を有している。

本発明は、このような問題点に着目してなされたもので
、アナログ入力に対し、記録時間Ｓに無関係でサンプリ
ング時間Ｔごとに、サンプリングデータをメモリに順次
記憶させ、その記憶内容を忠実に記録面に再現すること
によって、アナログ人力に対する記録の再現性が極めて
良い波形記録装置を提供することを目的としている。

そのために、本発明は波形記録装置の記憶部に備えられ
ているランダムアクセスメモリ　（以下［ＲＡ　Ｍ　ｊ
という）をマトリ、クス状に配列されているメモリセル
アレイとして取り扱うものであり、書き込み動作時には
サンプリング時間Ｔごとに、１サンプリングデータに１
ピツトを対応させ記録時間８に亘って順次書き込みを繰
り返し、このような１ワード１ビ、ト方式によってメモ
リに記憶をさせた後、各記憶ビットの行位置と列位置を
それぞれ読み出し、さらに行位置の読み出し信号に応じ
て記録面の行位置を決定し、列位置の読み出し信号に応
じて記録面にその行位置に含まれる列位置を順次印すと
いう記録動作を行を換えて順次繰り返すことによって、
記録面にマトリ、クス状に配列されているメモリセルア
レイの記憶内容を再現するものである。

以下添伺図面を参照して本発明の詳細な説明する。

第２図は本発明の第１実施例であって横軸が時間軸とな
る波形記録装置である。同図において、１はクロ、り信
号を発生する発振器、２は後述するＡ／Ｄ変換器及びメ
モリの書き込み動作を制御する信号を作るためのカウン
タ、３はＡ／Ｄ変換器であり、本来逐次比較形あるいは
並列比較形等の変換方式は問わないが、本実施例では逐
次比較形である。４はこれもやはり後述するがメモリに
書き込まれた内容を読み出し、かつ記録を制御するため
のカウンタである。

５は分周器、６は前記分周器５の分周数を決定する分周
数決定回路、７は前記分周器の出力を受けて作動するカ
ウンタ、８は前記カウンタ７を電源投入時等において初
期化するための初期化回路、９は前記カウンタの出力及
び人的操作により入力信号を記憶あるいは該記憶の読み
出しを制御する動作制御回路である。

１０は１ワ一ド１ビツト方式として用いるＲＡＭであっ
て、内部にメモリセルアレイ１１、ローデコーダ１２、
カラムデコーダ１６、カラム入出力回路１４、及びメモ
リセルへの書き込みと読み出しを制御する制御回路１５
などを有している。

２０．２１．２２．２６．２４．２５．２６．２７．２
８はそれぞれ接続されている回路の出力信号を供断する
ためのスイッチ群で、前述した動作制御回路９の出力に
より制御されている。

２９は前記カウンタ２の計数値に応じてＡ／Ｄ変換変換
器量作及びメモリ１０へ前記Ａ／Ｄ変換変換器量力を書
き込むための動作制御を行なうゲート群である。

６０は、前記メモリ１０に書き込まれた内容を記録する
ための記録計部分で、記録紙３０゛、記録へ、ド及びヘ
ッド駆動部３１、パルスモータ６２、モータ駆動回路６
３とから構成されている。

４０はフリ、ブフロ、ブ、４１は信号遅延回路である。

なお本実施例においてはその動作説明上カウンタ、２．
４．７及びＡ／Ｄ変換器６、メモリ１０を全て４ビフト
構成として説明する。

第３図は前記動作制御回路９の構成の１例を示すもので
、書き込みと読み出しを選定するスイッチ９１、ノンロ
ック形のブノシュスイ、チなどで構成されるスタートス
イッチ９２、スタ−トスイ、チ９２により初期化され、
カウンタ７の出力をクロ、りとして受けるＪ−に形フリ
２プフロ、プ９３、選定スイッチ９１とフリ。

ブフ口、プ９６との出力状態により２０から２８の各ス
イッチ群を制御するためのゲート群９４、および電源投
入時にフリ、ブフロンブ９６を初期化する時定数回路９
５とから構成されている。

この構成において電源を投入すると、フリ。

ブフロ、ブのＪ端子は時定数回路９５により一定期間”
　Ｌ　”に保持されるため、出力Ｑは”　Ｌ゛′となり
初期化される。この出力によりＦ、Ｅの各出力は選定ス
イッチ９１の状態に！ｎ（関係に両方とも°°Ｌパ出力
となる。次にスタートスイッチ９２を押すと７リツプフ
ロノプ９６のＪ端子にＨ”　、Ｋ端子にＬ′が一瞬人力
されるため出力Ｑは°゛Ｈ゛′に転じる。スタートスイ
。

チ９２が元にもどると、前述の各端子共に”　Ｈ″に転
するためカウンタ７の出力によりフリ。

プフ口、プ９６が駆動可能な状態となり、更に出力Ｑが
゛”Ｈ″に転じたため、選定スイッチ９１の状態に応じ
て書き込み動作であれば出力Ｅに°’Ｈ”、読み出し動
作であれば出力Ｆが°Ｈ″となる。カウンタ７から出力
が発生すると、フリ、プフロップ９ろは反転し出力Ｑが
Ｌ′”となり電源投入時・と同様の状態にもどる。また
フリップフロップ９′５の出力を反転した信号が出力Ｐ
として出力されている。なおスイッチ群　　２０から２
８はそれぞれ制御信号が“Ｈ”ならば閉、”　Ｌ　”な
らば開放の動作を行なうものである。

次に本発明の第１実施例の動作を書き込み時及び読み出
し時につきそれぞれ第４〜第８の各構成図を参照して説
明する。

第４図は動作制御回路９の出力Ｅが”Ｈ″”、構成図で
あって、制御スイッチ群中２０．２１．２５．２６．２
７が開放、２２．２ろ、２４．２８が閉の状態であり、
該構成図より前記スイッチ群は削除されている。

第５図は前記書き込み時の動作を示す第４図における各
部のタイミングチャートである。なお斜線部はデータ内
容不変を示ず。

第４図において、メモリ１０の動作を説明すると、メモ
リ１０は前述した通り１ワ一ド１ビ７ト方式として用い
るＲＡＭであり、メモリセルアレイ１１は例えば４ビ、
ト用であれば１６×１６のマトリックスで構成をされて
いる。該メモリセルアレイ１１はローデコーダ１２とカ
ラムデコーダ１３の出力により１つのメモリセルが選び
出される。メモリセルが選び出された状態において制御
回路１５の一方の入力端子に動作制御回路９の出力Ｐが
供給されており、この出力Ｐが°゛Ｈ″ならばメモリセ
ル１１への書き込みあるいは読み出しが不可能となり、
”　Ｌパならば制御回路１５の他端子に加えられる信号
により書き込みまたは読み出しが行なわれる。

本構成図においては動作制御回路９の出力Ｐは°°Ｌ′
であり、制御回路１５の他端子に加えられる信号が°′
Ｌ′″で書き込み、”　Ｈ”で読み出しとなる。書き込
み時において遅延回路４１の出力の状態が書き込まれる
。

今電源が投入されると動作制御回路９の各出力は前述し
た通り出力Ｅは°’Ｌ”、出力Ｆは°。

Ｌ″、出力ＰはＨ″′となる。この状態においてカウン
タ７は初期化回路８により計数値がゼロの状態とされ、
かつスイッチ２８が開となるので計数動作は停止してい
る。次に動作制御回路９の選定スイッチ９１が書き込み
動作とされ、スタートスイッチ９２が閉となると動作制
御回路９の各出力は出力Ｅが”　Ｈ”　、出力Ｆは“Ｌ
“、出力ＰはＬ′″となり、メモリ１０は書き込み動作
、スイッチ２８は閉となり第４図に示す構成となる。

ここにおいて発振器１の出力により自走するカウンタ２
はその計数値に応じてＢＣＤコードの出力を発生ずるが
、本実施例においてＤの出力が”Ｈ″に転じた時にカウ
ンタ２のリセット回路が作動する８進カウンタとされて
いる。カウンタの引数値がゼロとなった時にゲート群よ
りＡ／Ｄ変換指令（第５図において２９−１）が出され
る。逐次比較形Ａ／Ｄ変換器６はこの変換指令により入
力端子３′に加えられたアナログ入力値をデジタル化す
る。この際発信器１からのクロ、りにより最」三位ビｙ
）（ＭＳＢ）がら順次１クロ、り毎に下位ビットが変換
され、変換指令発生後４クロ、りにて４ビ、トの変換を
終了し、メモリ１０のローデコーダ１２に供給される。

分周回路５はカウンタ２のＤコード出力により動作する
分周回路で、その分周数は分周数決定回路乙に上り分周
数がゼロからｍまで設定される。カウンタ２の８進動作
の１計数期間は図１に示したサンプリング時間Ｔに相当
し、分周回路の分周数ｍと前記サンプリング時間Ｔを乗
シタ時間Ｔ　ｍはｓ　／　ｎに相当する。なお、ｎはカ
ラム数であり容量ｎワードと等しいものとする。よって
記録時間Ｓが決定されるｋ　ｍ　＝　ｓ　／ｎＴなる分
周数とされる。カウンタ７は初期化回路８によりゼロ計
数値とされた後、前記分周回路５からの出力により計数
値を進める。該カウンタ７のＢＣＤフード出力はメモリ
１０のカラムデコーダ１３に供給される。

ゲート群２９はカウンタ２の計数値が６と７の時に第５
図に示した２９−２の出力を発生しこの出力は反転され
た後遅延回路４１を介してメモリ１０に゛′Ｈ″レベル
を伝達する。

ゲート群２９から２９−２の出力が発生すると、それま
でにＡ／Ｄ変換を終了しアナログ入力値に対応したデジ
タル値がローデコーダ１２に、カウンタ７の計数値がカ
ラムデコーダに供給されており、この２つの入力により
メモリセルアレ・ｒｌｌの内の１つがマトリ、クスによ
り選定されており、ゲート群２９から２９−２の出力は
メモリ１００制御回路１５の他入力端子にＬ　”　レベ
ルを入力して書き込み動作に入る。

この時遅延回路４１の出力レベルが前記選出された１つ
のセルに記憶される。ここにおいて遅延回路４１はメモ
リ１０が書き込み動作を終了する時点まで所定のレベル
を保つ必要があるため遅延時間ｔを発生させ、書き込み
データの安定化を３１っている。

カウンタ７が計数を終了し初期値にもどる時のＤコード
信号の反転を受けて動作制御回路９の各出力は、出力Ｅ
が°′Ｌ″′、出力Ｆが“Ｌ　”、出力Ｐが“′Ｈ″′
にもどり書き込み動作を終了する。

第６図はこの書き込み動作によるメモリへの書き込み状
態と、それに対応する記録面への記録状態を示す図であ
る。

同図において、Ａ／Ｄ変換器６はカウンタ２の１計数周
期毎に動作しこの１計数周期はＴである。分周回路５は
１１５分周を行ない、この出力によりカウンタ７が動作
するためｓ　／　ｎ　＝５Ｔとなっている。このためカ
ウンタ７の出力が接続されるカラムデコーダ１乙の出力
はＡ／Ｄ変換が５回行なわれるまで変化せず、メモリセ
ルアレイ１１はカラムデコーダ１６で決定されるマトリ
、クスの１辺が固定のままＡ／Ｄ変換器６の出力で決定
されるローデコーダ１２の出力により選定されたメモリ
セルアレイ１１の書き込みを５回繰り返して行なう。こ
のため入力信号の急激な変化があってもメモリ１０上に
書き込まれる。

次に第７図、第８図により前述した書き込み動作により
メモリ１０に書き込まれたデータの読み出し動作及びそ
の記録について説明する。

第７図は動作制御回路９の各出力が読み出し動作に移行
し、出力Ｅが°’Ｌ”、出力Ｆが”　Ｈ′′、出力Ｐが
′°Ｌ′′となる。この状態において第２図に示したス
イッチ群で２０．２１．２５．２６．２７が閉、２２．
２３．２４．２８が開となるため、第７図においてもこ
れらのスイッチ群を削除して記載しである。第４図、及
び第５図を参照して説明した書き込み動作においてカウ
ンタ７が１計数周期を終了すると、動作制御回路９の各
出力が初期の状態にもどることは前述した通りであるが
、この状態においてカウンタ４はゼロに初期化され、か
つフリ、ブフロ７プ４０も初期化されている。またカウ
ンタ７もゼロにもどり不動の状態とされている。

さらにメモリセルアレイ１１に含まれる各部１．６ビ、
トを読み出す手段は次のような動作を順次行なうもので
ある。

まず第６図に示した動作制御回路９の選定スイッチ９１
が読み出し側に選定され、スタートスイッチ９２が閉じ
られると動作制御回路９の各出力がＯｉｌ述した読み出
し状態となってカウンタ４、フリップフロ、ブ４０が動
作可能となる。

カウンタ４は発振器１の出力を受けて計数を進め１計数
周期が終了するとカウンタ４のＤコードの出力の立ち下
がりを受けてフリ、ブフロ。

ブ４０の出力が反転する。さらにカウンタ４の１８１数
周期が終了すると７リツプ７０．ブ４０の出力がちとに
もどるため、この出力の立ち下がりを受けてカウンタ７
の計数値が１つ進められる。つまりカウンタ４の２ＪＩ
数周期でタウンタフの計数値が１つ進められるものであ
る。

なお、第８図はカウンタ４の２計数周期間の各部の動作
タイミングを示すものである。

カウンタ４の最初の計数周期間においてフリップフロ、
プ４０の出力は“Ｌ′”のままであり、この出力と発振
器１の出力が加えられるゲート４２はこの間”　Ｈ”に
固定されたままとなる。

このゲート４２の出力はメモリ１０の制御回路１５の他
端子に入力され、メモｌ）　１０はメモリセルアレイ１
１の内容が読み出せる状態となる。

ここにおいてカウンタ４の計数値が進むと、カウンタ７
はまだその計数値がゼロのままのためカウンタ４の計数
値に従ってメモリセルアレイ１１のマトリ、ラス中最初
の１行が順次読み出さ、れる。そしてそのメモリ中にパ
Ｈ′″として書き込まれているものがあれば”′Ｈ′″
出力を発生する。

ゲート４２の出力はゲート４３にも加えられており、ゲ
ート４３はゲート４２の出力が′Ｈ”の開発振器１の出
力と相似の信号を発生する。

ゲート４３の出力は更にゲート４４に与えられており、
ゲート４４の他方の入力端子にはメメモリ１０の出力が
与えられる。このためメモリ１０の出力が“Ｈ″でかつ
ゲート４６の出力が“′Ｈ″の間だけ出力が”　Ｈ”と
なる。これはメモリ１０を読み出し動作の状態のままカ
ウンタ４によりメモリセルアレイ１１のアドレスを順次
走査させるためアドレスセットの期間等のデータ内容が
不確実となる部分を除くためである。

カウンタ４が最初の１Ｊｉ数周期を終了するとフリップ
フロ、ブ４０の出力が“Ｈ”に転じ、ゲート４２の出ノ
Ｊにはその他方の入力端子に接続されている発振器１の
逆位相の出力が表われる。ゲート４２の出力がＬ”′に
転するとこの出力メモリ１０の制御回路１５によりメモ
リ１０に書き込み動作が行なえる状態となり、ゲート４
２の出力が同時に加えられる遅延回路４１の出力により
メモリ１０のメモリセルアレイ１１には順次ＩＩ　ＬＨ
レベルが書き込まれリフレ。

シュされる。ここにおいてゲート４２の出力が発振器１
の出力と逆位相の出力により書き込み動作を行なわせる
のは、前述した書き込み動作同様にメモリ１０のメモリ
セルアレイ１１のアドレスがカウンタ４により決定され
るため、十分なセットアツプタイムを確保することにあ
る。

さらに、メモリセルアレイ１１に含まれる各記憶ビット
の行位置を読み出す手段は、次のような動作を順次行な
うものである。

まず、この書き込み動作によりメモリ１ｏをリフレッシ
ュしている間、ゲート４６は一方の入力端子に発振器１
の出力が、他方の入力端子にはゲート４２の出力が供給
されているため入力が互に逆位相となり、ゲート４３の
出力はＬ′に固定されたままとなり、これを受けてゲー
ト４４の出力もＬ”のままとなる。このようにしてカウ
ンタ４が次の１計数周期を終了するにフリ、プフロップ
４ｏの出力が反転するためカウンタ７の計数値が１つ進
み、この計数値ニ対応するメモリセルアレイ１１の１つ
の行の読み出し動作に入り、順次前述した動作を繰り返
す。

次に第７図に示した記録計部分と前述の読み出し動作と
の関係について説明する。

記録計部分は第１図にても示した通り、記録紙３０′、
記録へ、ド及びへ、ド駆動部６１、パルスモータ６２、
モータ駆動回路３６七から構成されている。

メモリセルアレイに含まれる各記憶ヒ、、　）　ｔｙ）
行位置の読み出し信号に応じて、記録面の行位置を決定
する手段は次のような動作を順次行なうものである。

まずモータ駆動回路３６が駆動信号としてフリノフフロ
ップ４０の出力により駆動され、カウンタ７のδ１数値
と同期してカウンタ７のま１数値が１計数進むごとに１
行の記録紙を送るようにパルスモータを制御する。なお
このモータ駆動回路ろ６は動作制御回路９の出力Ｆが”
　Ｌ　”の期間は動作不能な状態におかれる。

次に記録へ、ド及びへ、ド駆動部３１について説明する
。

メモリセルアレイ１１に含まれる各記憶ビ。

トの列位置の読み出し信号に応じて記録面に列位置を印
す手段は次のような動作を順次行なうものである。

まず本実施例におけるこの記録計部分の記録方式をサー
マル記録により説明すると、カウンタ４の計数出力を受
ける１０進化デコーダ６４により、トランジスタ６５か
ら６５′に至る間のいずれか１つのトランジスタがカウ
ンタ４の計数値に応じて順次選択される。ここでトラン
ジスタはメモリー０の１行のメモリセル数に含まれる総
ビット数と同数のトランジスタを有する。、各トランジ
スタには発熱用抵抗ろ６から６６゜が接続されており、
この抵抗体が一般には記録ヘッド６７から６７゛に相当
している。

トランジスタろ８はこれらの発熱用抵抗体ろ６から６６
°を１組として通電制御を行なうもので、ゲート４４の
出力がＨ″となった時に通電可能となり、この時カウン
タ４の計数値に対応したトランジスタ６５から３５′の
内の１つも通電可能となっており、この動作により選択
された記録ヘッドが加熱され記録紙６０′の該−ラド部
分が発色する。このようにしてカウンタ７の計数値が１
つ進むごとに記録紙が１行送られ、カウンタ４の最初の
Ｊｉ数周期間記録を行ない、カウンタ７の１計数周期が
終了してカウンタ７のＤコード出力が反転すると動作制
御回路９は初期の状態つまり各出力が、出力Ｅが°゛Ｌ
“、出力Ｆが’Ｌ”、出力Ｐが°Ｈ″の状態に移行して
記録動作を終了する。なおこの記録動作における記録図
も第６図に合せて示す。

以上本発明における時間輸送りによる波形記録装置を説
明したが、この実施例においてメモリ１０の容量を増加
することなく多チヤンネル人力形の波形記録装置を構成
できる。

第９図は本発明の第２実施例であって、２チヤンネルの
波形記録装置である。

同図において、発振器１、カウンタ２、ゲート群２９、
Ａ／Ｄ変換器６、スイッチ群２２の構成及びその動作に
ついては第２図及び第４図に示した本発明の第１実施例
と同一であるが、本実施例においては第２チヤンネル用
のＡ／′Ｄ変換ｆ！ｇ５０、第１チヤンネル用のＡ／Ｄ
変換器６と第２チヤンネル用のＡ　／　Ｄ変換器５０と
の出力をそれぞれ切り換えて出力するためのスイッチ群
５１．５２、及びカウンタ２のＤコード出力を受けて動
作し、かつ前記２つのスイッチ群５１．５２を交互に切
り換えるためのフリ、プフロノメ療附加されている。

この実施例における動作を説明すると、フリ、ブフ口、
プ５６は動作制御回路９の出力Ｅにより初期化が制御さ
れており、今動作制御回路９の各出力が廖き込み動作に
転すると７リツプフロツプ５ろの一方の出力が初期化に
よりＨ″となっている。いまこの一方を一工とすれば、
スイッチ群５２が閉、スイッチ群５１が開となっており
、まず第１チヤンネル用のＡ／Ｄ変換変換器量力が第４
図及び第５図に示した書き込み動作により書き込まれる
。その後カウンタ２のＤコード出力によりフリップフロ
ップ５６の他方の出力ＭがＨ″′に転すると、スイッチ
群５２が開、スイッチ群５１が閉となるため第２チヤン
ネル用のＡ／Ｄ変換器５０の出力が前述した書き込み動
作により行なわれる。ここにおいてカウンタ２が前記動
作を行なうために２開数周期を必要とするが、フリ、ブ
フロ、プ５３の出力を分周器５以降に出力するためカウ
ンタ７の計数は進まず同一カラムアドレス中に第１チヤ
ンネルと第２チヤンネルの情報が書き込まれる。読み出
し及び記録動作は第７図及び第８図に示した第１の実施
例と同一である。

第１０図に本発明の第６実施例としてＸ−Ｙ記録を行な
うための書き込み動作時の構成図を示す。

この実施例においては、カウンタ７の出力がスイッチ群
５４に接続され、メモリ１０のカラムデコーダの入力と
して、前記カウンタ７の出力かまたは第２チヤンネルの
Ａ／Ｄ変換器５゜の出力がスイッチ群５１を介していず
れが一方が入力される。なおスイッチ群５１は書き込み
動作時に閉、スイッチ群５４は読み出し動作時書き込み
動作時にはローデコーダ入力として第１チヤンネルのＡ
／Ｄ変換変換器用力が入力され、カラムデコーダ入力に
は第２チヤンネルのＡ／Ｄ変換器５０の出力が入力され
、それぞ〜 れの入力値においたメモリセルアレイ１１中のメモリセ
ル１ビ、トが選定される。

記録時間Ｓは分周器５、及びカウンタ７により決定され
カウンタ７のＤコード出力により終了する。

読み出し動作時にはスイッチ群５４が閉となるため第７
図及び第８図に示した構成及び動作により行なわれる。

なお上述の各実施例では、読み出し動作時においてメモ
リセルをフレ、シュア、プしていたが、これを人的操作
によってこの動作に入るように構成し、読み出し記録動
作を必要に応じて複数回行なわせることも極めて容易で
あり、記録計部分についてもサーマル記録あるいは放電
記録など記録方式のみならず、その動作方法についても
各種の手段を取りうろことは明らかである。

また本発明の各実施例における各制御回路及びスイッチ
群等をマイクロコンピュータとそのソフトウェアに置き
換えることも極めて容易であり、コンピュータのプログ
ラムによってメモリのアドレスをマトリックス状に配列
することができ、装置の小型化及び組立性などについて
は、マイクロコンピュータとそのソフトウェア帽よる方
が優れていることも明白である。

以」二説明したように、本発明によれば波形記録装置の
記憶部に備えられているＲＡＭをマトリックス状に配列
されているメモリ七ルアレイとして用いて、１ワード１
ビ、）方式によって記憶をさせた後にその記憶内容を記
録部で忠実に記録面にｐ１現することができるので、横
軸が時間軸となる記憶ばかりでなく、同一の容量のメモ
リにて多チャンネル化の記憶、及びｘ−Ｙ記憶などを行
なってもアナログ人力に対する記録の再現性が極めて良
い波形記録装置が得られるという効果がある。

【図面の簡単な説明】

第１図は、従来の波形記録における入力と記録の相関を
示す図である。 第２図は、本発明の基本構成を示す第１実施例であって
、横軸が時間軸となる波形記録装置を示す図である。 第６図は、第１実施例における動作制御回路の具体的構
成例を示す図である。 第４図は、第１実施例におけるメモリへの書き込み動作
が可能となった時の構成図である。 第５図は、第１実施例における書き込み時の各部のタイ
ミングチャートである。 第６図は、第１実施例における書き込み動作終了時のメ
モリへの書き込み状態と、それに対応する記録部への記
録状態を示す図である。 第７図は第１実施例におけるメモリの読み出し、及びそ
の記録動作時の構成図である。 第８図は、第１実施例におけるカウンタ４の２計数周期
間の各部のタイミングチャートである。 第９図は、本発明の第２実施例であって、２チヤンネル
波形記録装置の書き込み動作時の部分構成図である。 第１０図は、本発明の第３実施例であって、Ｘ−Ｙ記録
を行なうための書き込み動作時の構成図である。 １・・・クロ、り信号発振器　　４・・・　カウンタろ
　・・Ａ／Ｄ変換器　　　　　５・・・分周回路７゛・
　カウンタ　　　　　９・・　動作制御回路１０・・・
ＲＡＭ　　　　１１・・・メモリセルアレイ１２・・・
ローデコーダ　１３・・カラムデコーダ１５・・・制御
回路　　　　　　３０′１．：　　記録紙ろ１・・・記
録ヘッドおよびヘッド駆動部６２・・・パルスモータ 出願人　日置電機株式会社 第１図 第３崗

Claims (1)

【特許請求の範囲】
1. アナログ人力をＡ／Ｄ変換した後メモリにて一時記憶し
   、そのメモリの記憶内容を記録紙」二などに記録させる
   波形記録装置において、１ワード１ビ、ト方式によって
   サンプリングデータが記１意されるマトリックス状に配
   列したメモリセルアレイを有するＲＡＭと、各記憶ビッ
   トの行位置を読み出す手段と、同ビ、トの列位置を読み
   出す手段と、その行位置の読み出し信号に応して記録面
   の行位置を決定する手段とその列位置の読み出し信号に
   応じて記録面に列位置を印す手段とをイｊする記録部と
   を備えた波形記録装置。