JPS59684A - 電子時計回路 - Google Patents
電子時計回路Info
- Publication number
- JPS59684A JPS59684A JP11051082A JP11051082A JPS59684A JP S59684 A JPS59684 A JP S59684A JP 11051082 A JP11051082 A JP 11051082A JP 11051082 A JP11051082 A JP 11051082A JP S59684 A JPS59684 A JP S59684A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- load
- power consumption
- power source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 230000004913 activation Effects 0.000 claims description 9
- 230000001934 delay Effects 0.000 claims description 3
- 230000007257 malfunction Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002459 sustained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/08—Arrangements for preventing voltage drop due to overloading the power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電子時計回路に関するものである。
従来の電子時計−路は、第１図に示すように。
水晶発振子１による発振周波数を分局用フリップフロッ
プ群２により分局し、この分局出力をモータ波形整形回
路３で波形整形したのち、・くン７ア４．５を介してス
テップモータ６に加えることによりステップモータ６を
駆動し、このステップモータ６によシ時針針（図示せず
）を回転させるようにしている。また、アラーム設定時
刻が来た時にアラームスイッチ７をオンにしてゲート８
を開き１分局用フリップフロップ群２の途中出力である
パルス信号ｆｌｔ−ゲート８を通してアラーム用バッフ
ァ９に加え、トランジスタ１０を介してスピーカ１１を
鳴動させるようにしている。ＶＤＤは各回路に加えられ
る電源電圧、１２および１３は抵抗、１４および１５は
コンデンサである。しかし、このような従来の電子時計
回路は、スピーカ１１に流れる電流が大きいと、電源電
圧ｖＤＤが極端に低下して回路の最低動作電圧以下にな
って誤動作を招くおそれがあった。
プ群２により分局し、この分局出力をモータ波形整形回
路３で波形整形したのち、・くン７ア４．５を介してス
テップモータ６に加えることによりステップモータ６を
駆動し、このステップモータ６によシ時針針（図示せず
）を回転させるようにしている。また、アラーム設定時
刻が来た時にアラームスイッチ７をオンにしてゲート８
を開き１分局用フリップフロップ群２の途中出力である
パルス信号ｆｌｔ−ゲート８を通してアラーム用バッフ
ァ９に加え、トランジスタ１０を介してスピーカ１１を
鳴動させるようにしている。ＶＤＤは各回路に加えられ
る電源電圧、１２および１３は抵抗、１４および１５は
コンデンサである。しかし、このような従来の電子時計
回路は、スピーカ１１に流れる電流が大きいと、電源電
圧ｖＤＤが極端に低下して回路の最低動作電圧以下にな
って誤動作を招くおそれがあった。
この問題を解消しようとすれば、スピーカ１１を駆動す
るトランジスタ１０の電源を他の回路電源と別にすれば
よいが、コスト高となるとともに大型化するという問題
がある。
るトランジスタ１０の電源を他の回路電源と別にすれば
よいが、コスト高となるとともに大型化するという問題
がある。
なお、上記の問題はランプを点灯させるときにも生じた
。
。
したがって、この発明の目的は、大型化することなく消
費電力の大きい負荷を駆動するときの電源電圧低下によ
る誤動作を防止することができる電子時計回路を提供す
ることである。
費電力の大きい負荷を駆動するときの電源電圧低下によ
る誤動作を防止することができる電子時計回路を提供す
ることである。
この発明の一５１！施例全第２図および第３図に示す。
すなわち、この電子時計回路は、第２図に示すように、
電源（ｖＤＤ）と、この電源（ｖＤＤ）によ）充電され
るコンデンサ１７と、このコンデンサ１７の両端よシ給
電されて作動する消費電力の少い時針回路本体Ａと、ア
ラームスイッチ７０オンによる負荷作動信号に応答して
前記電源（ＶＤＤ）と前記コンデンサ１７とを切離すト
ランジスタ１６と、前記コンデンサ１７の両端よシ給電
され前記負荷作動信号を一定時間遅延させる消費電力の
少い遅延回路Ｂと、前記電源（ＶＤＤ）より給電されこ
の遅延回路Ｂの出力に応答して作動する消費電力の多い
スピーカ１１と−を備えている〇 よシ詳しく説明すると、アラーム設定時刻に達する以前
はアラームスイッチ７がオフとなっており、トランジス
タ】６がオンであって分周用フリップフロップ群２等の
消費電力の小さい時計（ロ）略本体Ａにコンデンサ１７
０両端から電源電圧ＶＤＤが加えられてそれが動作状態
となり、水晶発振子１による発振周波数を分局用フリッ
プ７０ツブ群２によυ分周し、この分周出力をモータ波
形整形回路３で波形整形したのち、バッファ４．５を介
してステップモータ６に加えることによりステップモー
タ６を駆動し、このステップモータ６によシ時計針を回
転させるようにし、このときにコンデンサ１７も充電し
ている。
電源（ｖＤＤ）と、この電源（ｖＤＤ）によ）充電され
るコンデンサ１７と、このコンデンサ１７の両端よシ給
電されて作動する消費電力の少い時針回路本体Ａと、ア
ラームスイッチ７０オンによる負荷作動信号に応答して
前記電源（ＶＤＤ）と前記コンデンサ１７とを切離すト
ランジスタ１６と、前記コンデンサ１７の両端よシ給電
され前記負荷作動信号を一定時間遅延させる消費電力の
少い遅延回路Ｂと、前記電源（ＶＤＤ）より給電されこ
の遅延回路Ｂの出力に応答して作動する消費電力の多い
スピーカ１１と−を備えている〇 よシ詳しく説明すると、アラーム設定時刻に達する以前
はアラームスイッチ７がオフとなっており、トランジス
タ】６がオンであって分周用フリップフロップ群２等の
消費電力の小さい時計（ロ）略本体Ａにコンデンサ１７
０両端から電源電圧ＶＤＤが加えられてそれが動作状態
となり、水晶発振子１による発振周波数を分局用フリッ
プ７０ツブ群２によυ分周し、この分周出力をモータ波
形整形回路３で波形整形したのち、バッファ４．５を介
してステップモータ６に加えることによりステップモー
タ６を駆動し、このステップモータ６によシ時計針を回
転させるようにし、このときにコンデンサ１７も充電し
ている。
また、アラーム設定時刻が来た時に、アラームスイッチ
７をオンにしてトランジスタ１６をオフにし分局用フリ
ップフロップ群２等の消費電力の小さい時計回路本体Ａ
の動作をコンデンサ１７の充電電圧によシ持続させ、ｔ
た、アラームスイッチ７のオンによる第３図の）に示す
ような負荷作動信号（高レベルの電圧）を遅延回路Ｂを
構成するＤフリソプフａツブ】８のデータ入力端Ｄ□に
加え名とともにクロック入力端Ｃ工に分局用フリップ７
０ツブ群２の途中出力である＃Ｉ３図囚に示すような周
期Ｔ２のパルス信号ｆ、を加え、このＤフリップフロッ
プ１８の出力端Ｑ工の第３図（Ｃ）に示すような信号を
遅延回路Ｂを構成するＤフリップフロップ１９のデータ
入力端Ｄ２に加えるとともにクロック入力端Ｃ２に上記
周期Ｔ２のパルス信号ｆ２’（ｒ加え、Ｄ７リツプフロ
ツプ１９の出力端Ｑ２にアラームスイッチ７のオン時期
より１〜２１時間遅延した信号を得、この遅延信号でゲ
ート８を開き、分局用フリップフロップ群２の途中出力
であるパルス信号ｆｌｔゲート８全通してアラーム用バ
ッファ９に加え、電源電圧ＶＤＤによりトランジスタ１
０′ｆｒ介してスピーカ１１を鳴動させるようにしてい
る。
７をオンにしてトランジスタ１６をオフにし分局用フリ
ップフロップ群２等の消費電力の小さい時計回路本体Ａ
の動作をコンデンサ１７の充電電圧によシ持続させ、ｔ
た、アラームスイッチ７のオンによる第３図の）に示す
ような負荷作動信号（高レベルの電圧）を遅延回路Ｂを
構成するＤフリソプフａツブ】８のデータ入力端Ｄ□に
加え名とともにクロック入力端Ｃ工に分局用フリップ７
０ツブ群２の途中出力である＃Ｉ３図囚に示すような周
期Ｔ２のパルス信号ｆ、を加え、このＤフリップフロッ
プ１８の出力端Ｑ工の第３図（Ｃ）に示すような信号を
遅延回路Ｂを構成するＤフリップフロップ１９のデータ
入力端Ｄ２に加えるとともにクロック入力端Ｃ２に上記
周期Ｔ２のパルス信号ｆ２’（ｒ加え、Ｄ７リツプフロ
ツプ１９の出力端Ｑ２にアラームスイッチ７のオン時期
より１〜２１時間遅延した信号を得、この遅延信号でゲ
ート８を開き、分局用フリップフロップ群２の途中出力
であるパルス信号ｆｌｔゲート８全通してアラーム用バ
ッファ９に加え、電源電圧ＶＤＤによりトランジスタ１
０′ｆｒ介してスピーカ１１を鳴動させるようにしてい
る。
Ｄフリップフロップ１８．１９のクロック入力端Ｃ□、
Ｃ２に加えるパルス信号ｆ２の周期Ｔ２は、トランジス
タ１６のカットオフ時間よりも十分大きく設定し、ゲー
ト８が開いてスピーカ１１が鳴動し始めて電圧ドロップ
が生じた時には、トランジスタ１６が必ずカットオ・）
して分局用フリップフロップ群２等の時計回路本体Ａへ
の給電がコンデンサ１７からに切換わっているようにし
ている０２０はトランジスタ１６のベース抵抗である。
Ｃ２に加えるパルス信号ｆ２の周期Ｔ２は、トランジス
タ１６のカットオフ時間よりも十分大きく設定し、ゲー
ト８が開いてスピーカ１１が鳴動し始めて電圧ドロップ
が生じた時には、トランジスタ１６が必ずカットオ・）
して分局用フリップフロップ群２等の時計回路本体Ａへ
の給電がコンデンサ１７からに切換わっているようにし
ている０２０はトランジスタ１６のベース抵抗である。
、このように、この実施例は、スピーカ１１が鳴動する
際、その直前に電源と分周用フリップ７゜ツブ群２等の
時計回路本体Ａとを切離し、あらかじめ充電しておいた
コンデンサ１７から分周用フリップフロップ群２等の時
計回路本体Ａへ給電するようにしたため、スピーカ１１
の鳴動により電源電圧ｖＤＤが低下しても誤動作するこ
とはない。
際、その直前に電源と分周用フリップ７゜ツブ群２等の
時計回路本体Ａとを切離し、あらかじめ充電しておいた
コンデンサ１７から分周用フリップフロップ群２等の時
計回路本体Ａへ給電するようにしたため、スピーカ１１
の鳴動により電源電圧ｖＤＤが低下しても誤動作するこ
とはない。
また、電源自体もスピーカ１１を鳴動させるのみであシ
、電源電圧ｖＤＤのドロップも小さい。
、電源電圧ｖＤＤのドロップも小さい。
この発明の他の実施例を＃！４図ないし第６図に示す。
すなわち、この電子時計回路は、コンデンサ１７の両端
より給電される消費電力の少いタイマ回路Ｃにより、負
荷作動信号発生後（アラームスイッチ７０オン後）一定
時間したときにトランジスタ１６を再びオンにして電源
をコンデンサ１７に接続することで、コンデンサ１７の
両端電圧■。
より給電される消費電力の少いタイマ回路Ｃにより、負
荷作動信号発生後（アラームスイッチ７０オン後）一定
時間したときにトランジスタ１６を再びオンにして電源
をコンデンサ１７に接続することで、コンデンサ１７の
両端電圧■。
が時計回路本体への最低動作電圧ＶＤＤ（ｍｉｎ）より
低下しないようにしたもので、このようにスピーカ１１
の鳴動中に電源電圧■ＤＤヲコンデンサ１７に再び加え
ることができるのは、電源電圧■ゎ。が極端に低下する
のがスピーカ１１の鳴動開始時に突入電流が流れるとき
のみで、その後は最低動作電圧Ｖ （ｍｉｎ）より高
い安定特電圧ｖＤＤ（１）となるＤ ためである。
低下しないようにしたもので、このようにスピーカ１１
の鳴動中に電源電圧■ＤＤヲコンデンサ１７に再び加え
ることができるのは、電源電圧■ゎ。が極端に低下する
のがスピーカ１１の鳴動開始時に突入電流が流れるとき
のみで、その後は最低動作電圧Ｖ （ｍｉｎ）より高
い安定特電圧ｖＤＤ（１）となるＤ ためである。
より絆しく説明すると、アラーム設定時刻に達する以ｅ
ｔ＋ ｔＩ′ｉ、アラームスイッチ７がオフとなってお
り、第５図囚に示すように負荷作動信号はなく（低レベ
ル）、ゲート２０が閉じトランジスタ１６がなってコン
デンサ１７が充電されるとともに。
ｔ＋ ｔＩ′ｉ、アラームスイッチ７がオフとなってお
り、第５図囚に示すように負荷作動信号はなく（低レベ
ル）、ゲート２０が閉じトランジスタ１６がなってコン
デンサ１７が充電されるとともに。
このコンデンサ１７の両端電圧Ｖ。（＝ｖＤＤ）が時計
回路本体Ａに加えられ、それが第２図のものと同様に動
作状態となる。
回路本体Ａに加えられ、それが第２図のものと同様に動
作状態となる。
アラーム設定時刻ｔよが来たときにアラームスイッチ７
をオンにして第５図囚の負荷作動信号（高レベル）を発
生させ、この負荷作動信号によりゲート２０．２１を開
き、分周用フリップ７ｏツノ群２の途中出力であるパル
ス信号ｆ、にゲー）２１を介して時刻ｔ０以後第５図の
）に示すようにカウンタ２３に加える。このカウンタ２
３は、第５図（至）に示すように、Ｉｌｋ初のパルスで
出力が低レベルから高レベルに反転し、パルスを所定数
カウントしたところで出力が再び低レベルに復帰する。
をオンにして第５図囚の負荷作動信号（高レベル）を発
生させ、この負荷作動信号によりゲート２０．２１を開
き、分周用フリップ７ｏツノ群２の途中出力であるパル
ス信号ｆ、にゲー）２１を介して時刻ｔ０以後第５図の
）に示すようにカウンタ２３に加える。このカウンタ２
３は、第５図（至）に示すように、Ｉｌｋ初のパルスで
出力が低レベルから高レベルに反転し、パルスを所定数
カウントしたところで出力が再び低レベルに復帰する。
カウンタ２３の高レベル出力は、ゲー）２１？ｉ−通っ
てトランジスタ】６に加わり、トランジスタ１６をオフ
Ｋｆる。トランジスタ１６がオフになると、時 −計回
路本体Ａはコンデンサ１７より給電されることになり、
動作状態を持続する。
てトランジスタ】６に加わり、トランジスタ１６をオフ
Ｋｆる。トランジスタ１６がオフになると、時 −計回
路本体Ａはコンデンサ１７より給電されることになり、
動作状態を持続する。
一方、アラームスイッチ７のオンによる負荷作動信号が
遅延回路Ｂ全通してゲート８に加えられ、第２図のもの
と同様に負荷作動信号発生後Ｔ２〜２Ｔ２時間遅れてス
ピーカ１１が鳴動する。
遅延回路Ｂ全通してゲート８に加えられ、第２図のもの
と同様に負荷作動信号発生後Ｔ２〜２Ｔ２時間遅れてス
ピーカ１１が鳴動する。
時刻ｔ０以後、時計回路本体Ａは、上記のようにコンデ
ンサ１７より給電されて動作状態を持続し。
ンサ１７より給電されて動作状態を持続し。
これによりコンデンサ１７の両端電圧Ｖ。が徐々に低下
するが、コンデンサ１７の両端電圧Ｖ。が最低動作電圧
Ｖ （ｍｉｎ）に達する以前（時刻ｔよから時Ｄ 関Ｔの経過後の時刻１２）にタイマ回路Ｃの出力が低レ
ベルとなシ、トランジスタ１６ｆｔ再びオンにしてコン
デンサ１７に電源を接続し１時刻【２以後は時計回路本
体Ａに安定特電圧ｖＤＤ（１）？ｒ加える。
するが、コンデンサ１７の両端電圧Ｖ。が最低動作電圧
Ｖ （ｍｉｎ）に達する以前（時刻ｔよから時Ｄ 関Ｔの経過後の時刻１２）にタイマ回路Ｃの出力が低レ
ベルとなシ、トランジスタ１６ｆｔ再びオンにしてコン
デンサ１７に電源を接続し１時刻【２以後は時計回路本
体Ａに安定特電圧ｖＤＤ（１）？ｒ加える。
この実施例は、タイマ回路Ｃによりトランジスタ１６を
アラームスイッチ７０オン後一定時間のみコンデンサ１
７と電源とを切離すようにしたため、コンデンサ１７の
放電による両端電圧■。の低下による時計回路本体Ａの
誤動作をも防止できる。
アラームスイッチ７０オン後一定時間のみコンデンサ１
７と電源とを切離すようにしたため、コンデンサ１７の
放電による両端電圧■。の低下による時計回路本体Ａの
誤動作をも防止できる。
以上のように、この発明の電子時計回路は、電源と、こ
の電源により充電されるコンデンサと、このコンデンサ
の両端より給電されて作動する消費電力の少い時計回路
本体と、負荷作動信号に応答して前記電源と前記コンデ
ンサとを切離すスイッチ素子と、前記コンデンサの両端
より給電され前記負荷作動信号を一定時間遅延させる消
費電力の少い遅延回路と、前記電源より給電されこの遅
延回路の出力に応答して作動する消費電力の多い負荷と
を備えているので、大型化することなく消費電力の大き
い負荷を駆動するときの電源電圧低下による誤動作を防
止できるという効果がある。
の電源により充電されるコンデンサと、このコンデンサ
の両端より給電されて作動する消費電力の少い時計回路
本体と、負荷作動信号に応答して前記電源と前記コンデ
ンサとを切離すスイッチ素子と、前記コンデンサの両端
より給電され前記負荷作動信号を一定時間遅延させる消
費電力の少い遅延回路と、前記電源より給電されこの遅
延回路の出力に応答して作動する消費電力の多い負荷と
を備えているので、大型化することなく消費電力の大き
い負荷を駆動するときの電源電圧低下による誤動作を防
止できるという効果がある。
第１図は従来の電子時計回路のブロック図、第２図はこ
の発明の一夾施例のブロック図、第３図囚〜（旬はその
タイムチャート、第４図はこの発明の他の実施例のブロ
ック図、第５図（４）〜■はそのタイムチャートである
。
の発明の一夾施例のブロック図、第３図囚〜（旬はその
タイムチャート、第４図はこの発明の他の実施例のブロ
ック図、第５図（４）〜■はそのタイムチャートである
。
Claims (1)
- （１） 電源と、この電源により充電されるコンデン
サと、このコンデンサの両端より給電されて作動する消
費電力の少い片針回路本体と、負荷作動信号に応答して
前記電源と前記コンデンサとを切離すスイッチ素子と、
前記コンデンサの両端より給電され前記負荷作動信号を
一定時間遅延させる消費電力の少い遅延回路と、前記電
源より給電されこの遅延回路の出力に応答して作動する
消費電力の多い負荷とを備えた電子時計回路口（２）
前記スイッチ素子は前記負荷作動信号発生後一定時間
経過して曲配電源を前記コンデンサに再接続するように
している特許請求の範囲第（１）項記載の電子時計回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051082A JPS59684A (ja) | 1982-06-25 | 1982-06-25 | 電子時計回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051082A JPS59684A (ja) | 1982-06-25 | 1982-06-25 | 電子時計回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59684A true JPS59684A (ja) | 1984-01-05 |
Family
ID=14537607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11051082A Pending JPS59684A (ja) | 1982-06-25 | 1982-06-25 | 電子時計回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59684A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5173232A (ja) * | 1974-12-20 | 1976-06-24 | Seiko Instr & Electronics | |
| JPS5492368A (en) * | 1977-12-29 | 1979-07-21 | Seiko Epson Corp | Digital electronic watch circuit with lamp |
| JPS54139768A (en) * | 1978-04-21 | 1979-10-30 | Seiko Instr & Electronics Ltd | Electronic watch |
| JPS56163473A (en) * | 1980-05-22 | 1981-12-16 | Seiko Epson Corp | Electronic timepiece |
-
1982
- 1982-06-25 JP JP11051082A patent/JPS59684A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5173232A (ja) * | 1974-12-20 | 1976-06-24 | Seiko Instr & Electronics | |
| JPS5492368A (en) * | 1977-12-29 | 1979-07-21 | Seiko Epson Corp | Digital electronic watch circuit with lamp |
| JPS54139768A (en) * | 1978-04-21 | 1979-10-30 | Seiko Instr & Electronics Ltd | Electronic watch |
| JPS56163473A (en) * | 1980-05-22 | 1981-12-16 | Seiko Epson Corp | Electronic timepiece |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956618A (en) | Start-up circuit for low power MOS crystal oscillator | |
| US4529322A (en) | Booster circuit for electronic watch elements | |
| JPH0832026A (ja) | マイクロコンピュータ | |
| US3818457A (en) | Data processing unit having a digital readout indicator | |
| US3678680A (en) | An electronic timepiece | |
| JPS59684A (ja) | 電子時計回路 | |
| GB2068602A (en) | Electronic alarm timepiece | |
| EP0075129A2 (en) | Voltage dropping or voltage increasing electronic circuit | |
| US4435089A (en) | Power circuit for an electronic timepiece | |
| JPH0321928B2 (ja) | ||
| US4392216A (en) | Integrated circuit for timepiece | |
| US4131864A (en) | Low voltage compensator for power supply in a complementary MOS transistor crystal oscillator circuit | |
| JPS6013205B2 (ja) | 電源供給方式 | |
| CN219697336U (zh) | 一种电池插入的提示装置和电子设备 | |
| JPS6241271Y2 (ja) | ||
| JPS59214305A (ja) | 相補ｍｏｓ型発振回路 | |
| US4326277A (en) | Electronic timepiece | |
| JPS6247113Y2 (ja) | ||
| JPH0126259B2 (ja) | ||
| JPS5815804B2 (ja) | デンゲンキヨウキユウホウシキ | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| JPS59216081A (ja) | 電子時計の節電機能 | |
| JPS6135993Y2 (ja) | ||
| JPS58173486A (ja) | 電子時計用スイツチ回路 | |
| JPS6146468Y2 (ja) |