JPS5969920A - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JPS5969920A JPS5969920A JP57180448A JP18044882A JPS5969920A JP S5969920 A JPS5969920 A JP S5969920A JP 57180448 A JP57180448 A JP 57180448A JP 18044882 A JP18044882 A JP 18044882A JP S5969920 A JPS5969920 A JP S5969920A
- Authority
- JP
- Japan
- Prior art keywords
- film
- added
- layer
- impurity
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2923—Materials being conductive materials, e.g. metallic silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3211—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えばその活性領域がシランのグロー放電
によって形成されたアモルファスシリコンから成る光起
電力素子、および整流素子のような薄膜半導体装置に関
する。
によって形成されたアモルファスシリコンから成る光起
電力素子、および整流素子のような薄膜半導体装置に関
する。
シランガスのグロー放電で得られたＨを含むアモルファ
スシリコン（以下ａ −Ｓ ｉ ト記ス）ハ、結晶シリ
コンと同様に価電子制御が可能で、接合型半導体装置が
出来ることが示されて以来、低コスト、大面積半導体装
置への応用が・進められている。このａ−８ｉを用いた
ｐ ｉ ｎ、型半導体装置では、金属基板あるいは透明
導電膜をつけたガラス基板上に、シランあるいは添加不
純物元素を含むガスの直流あるいは高周波の高圧印加に
よるグロー放電分解番こより、ｐ形層、ｉ形層（添加不
純物元素を含まない層）、ｎ形層を積層させて構成する
。ショットキー形の場合には、同様の基板にｎ形層ある
いはｐ形層そしてｉ層、バリア金属を積層して構成する
。この場合、ｎ形層およびｐ形層中の添加不純物濃度は
１％にも達するのが普通である。その理由は、ａ−８ｉ
は結晶シリコンとちがって不規則構造のために不純物添
加効率が悪く、第１図（Ｗ、Ｅ、５ｐｅａｒ、Ｐ、Ｇ、
ＬｅＣｏｍｂｅｒ’：雑誌［フイロソフイカル＋１−７
ガジｙ Ｊ （Ｐｈ１ｌｏｓ、Ｍａｇ、 ） ３３巻９
３５〜９４５頁（１９，７６年）に示すように１チの不
純物添加でも、その導電率が１Ｏ−３（Ω・ｃｒｎ）−
１活性化エネルギー０．２ｅＶｌ、か得られない。この
ためにａ−８ｉのｐ形あるいはｎ形層には不純物濃度を
高くせさるを得ない。
スシリコン（以下ａ −Ｓ ｉ ト記ス）ハ、結晶シリ
コンと同様に価電子制御が可能で、接合型半導体装置が
出来ることが示されて以来、低コスト、大面積半導体装
置への応用が・進められている。このａ−８ｉを用いた
ｐ ｉ ｎ、型半導体装置では、金属基板あるいは透明
導電膜をつけたガラス基板上に、シランあるいは添加不
純物元素を含むガスの直流あるいは高周波の高圧印加に
よるグロー放電分解番こより、ｐ形層、ｉ形層（添加不
純物元素を含まない層）、ｎ形層を積層させて構成する
。ショットキー形の場合には、同様の基板にｎ形層ある
いはｐ形層そしてｉ層、バリア金属を積層して構成する
。この場合、ｎ形層およびｐ形層中の添加不純物濃度は
１％にも達するのが普通である。その理由は、ａ−８ｉ
は結晶シリコンとちがって不規則構造のために不純物添
加効率が悪く、第１図（Ｗ、Ｅ、５ｐｅａｒ、Ｐ、Ｇ、
ＬｅＣｏｍｂｅｒ’：雑誌［フイロソフイカル＋１−７
ガジｙ Ｊ （Ｐｈ１ｌｏｓ、Ｍａｇ、 ） ３３巻９
３５〜９４５頁（１９，７６年）に示すように１チの不
純物添加でも、その導電率が１Ｏ−３（Ω・ｃｒｎ）−
１活性化エネルギー０．２ｅＶｌ、か得られない。この
ためにａ−８ｉのｐ形あるいはｎ形層には不純物濃度を
高くせさるを得ない。
したがって、ａ −Ｓ ｉ半導体装置の製作においては
、ｎ形あるいはｐ形層中およびこの層を形成中、反応器
の壁についた高濃度の不純物、およびガス中に残留して
いる添加不純物が、続く工程であるｉ膜の成膜時にｉ膜
中に取り込まれ、半導体装置の特性上最も重要であるｉ
膜の膜質を低下させる欠点があった。
、ｎ形あるいはｐ形層中およびこの層を形成中、反応器
の壁についた高濃度の不純物、およびガス中に残留して
いる添加不純物が、続く工程であるｉ膜の成膜時にｉ膜
中に取り込まれ、半導体装置の特性上最も重要であるｉ
膜の膜質を低下させる欠点があった。
更に、ｉ膜上につけた高濃度のｐ形層（あるいはｎ形層
）から、ｉ膜中に不純物元素が拡散するという欠点もあ
った。その上、この半導体装置を光起電力素子として使
う場合には、この高濃度不純物を含む層の光吸収が大き
いために、光活性領域であるｉ膜に到達する光量が減少
せられるという欠点もあった。
）から、ｉ膜中に不純物元素が拡散するという欠点もあ
った。その上、この半導体装置を光起電力素子として使
う場合には、この高濃度不純物を含む層の光吸収が大き
いために、光活性領域であるｉ膜に到達する光量が減少
せられるという欠点もあった。
この発明はこれらの欠点をすべて解決し、前に形成され
た膜中の添加不純物の影響を受けない良質なｉ膜をもつ
薄膜半導体装置を得ることを目的とする。
た膜中の添加不純物の影響を受けない良質なｉ膜をもつ
薄膜半導体装置を得ることを目的とする。
この目的は、少なくとも基板上にアモルファスシリコン
からなる複数の層が積層され、ｉ層の基板側にｎ層が存
在する薄膜半導体装置において、ｎ層がｖ族元素を添加
しない原料ガスの分解によって生成された微結晶を含む
シリコン膜であるこ本発明は以下の知見に基づく。
からなる複数の層が積層され、ｉ層の基板側にｎ層が存
在する薄膜半導体装置において、ｎ層がｖ族元素を添加
しない原料ガスの分解によって生成された微結晶を含む
シリコン膜であるこ本発明は以下の知見に基づく。
第２図ｆａｔ 、 （ｂｌはシランのガス流量１０ ｃ
ｃ／分。
ｃ／分。
水素流量２５０ＣＣＺ分、放電パワー０．０７〜０．３
Ｗ／ｃＩ！で得た膜の導電率（曲線Ｃ）と活性化エネル
ギ−（曲線Ａ）をＢ２几およびＰＨ３ガス濃度をパ゛ラ
メ−ターにして示したものである。これらの膜は第１図
のアモルファス膜とちがって、３０〜２００Ａの結晶シ
リコン粒を３０〜１００％（体積率）含む微結晶化膜で
ある。この膜は、第２図（ｂ）に示すようにＰＩ−１，
不純物元素を意図的に添加しなくてもｎ形導電性を示し
、その導電率は４Ｘ１０ （Ωｃｎ１）−’活性化エ
ネルギーは０．２ ｅ Ｖである。この値は１係もの高
い不純物濃度をもつアモルファスｎ形層と同程度である
。更にｎ形不純物を添加すれば導電率は増加し活性化エ
ネルギーは減少する。これでも不純物濃度はａ−８ｉの
ｎ形層に比べればｌ／ １０００以下である。
Ｗ／ｃＩ！で得た膜の導電率（曲線Ｃ）と活性化エネル
ギ−（曲線Ａ）をＢ２几およびＰＨ３ガス濃度をパ゛ラ
メ−ターにして示したものである。これらの膜は第１図
のアモルファス膜とちがって、３０〜２００Ａの結晶シ
リコン粒を３０〜１００％（体積率）含む微結晶化膜で
ある。この膜は、第２図（ｂ）に示すようにＰＩ−１，
不純物元素を意図的に添加しなくてもｎ形導電性を示し
、その導電率は４Ｘ１０ （Ωｃｎ１）−’活性化エ
ネルギーは０．２ ｅ Ｖである。この値は１係もの高
い不純物濃度をもつアモルファスｎ形層と同程度である
。更にｎ形不純物を添加すれば導電率は増加し活性化エ
ネルギーは減少する。これでも不純物濃度はａ−８ｉの
ｎ形層に比べればｌ／ １０００以下である。
は、無添加微結晶化膜が既にｎ形であるために、ｐ形化
するためには、ｎ形層に比べて多くの不純活性化エネル
ギー０．２ｅＶであり、１％ものほう素を添加したｐ形
アモルファス膜と同程度の特性を示す。その上、これら
の微結晶化ｎ形あるいはｐ形層は、同等の特性をもつａ
−８ｉ膜に比べて光吸収係数が小さく、この膜は光を透
しやすいという性質をもっている。この様子を第３図に
示した。曲線３１は微結晶化ｎ形あるいはｐ形層の吸収
係数を表わし曲線３２．３３はそれぞれりん。
するためには、ｎ形層に比べて多くの不純活性化エネル
ギー０．２ｅＶであり、１％ものほう素を添加したｐ形
アモルファス膜と同程度の特性を示す。その上、これら
の微結晶化ｎ形あるいはｐ形層は、同等の特性をもつａ
−８ｉ膜に比べて光吸収係数が小さく、この膜は光を透
しやすいという性質をもっている。この様子を第３図に
示した。曲線３１は微結晶化ｎ形あるいはｐ形層の吸収
係数を表わし曲線３２．３３はそれぞれりん。
はう素を含んだａ −Ｓ ｉ膜の吸収係数を表わす。
微結晶化膜の吸収係数はａ−８ｉ膜のそれに比べて小さ
くなっている。
くなっている。
以上のように、微結晶化膜に微量の添加不純物（ａ−８
ｉに比べて１／１００〜１／１０００以刀を含む膜の特
性は高添加不純物濃度をもつａ−８ｉ膜と同程度の特性
をもち、なおかつ、先の透過性もよいことを示した。特
に微結晶化ｎ形層は、原料ガスにｖ族元素を添加しなく
てもこのような特性を示す。本発明はこれをｐｉｎ構造
のｎ層として利用したものである。
ｉに比べて１／１００〜１／１０００以刀を含む膜の特
性は高添加不純物濃度をもつａ−８ｉ膜と同程度の特性
をもち、なおかつ、先の透過性もよいことを示した。特
に微結晶化ｎ形層は、原料ガスにｖ族元素を添加しなく
てもこのような特性を示す。本発明はこれをｐｉｎ構造
のｎ層として利用したものである。
以下図を引用して本発明の実施例について述べる。第４
図において、金属基板１の上に無添加の微結晶化ｎ形２
を前述した条件で１００〜１００ＯＡの厚さに成膜し、
つづいて通常の無添加ａ−８ｉ膜３を０．４〜１μｍの
厚さに成膜し、次に１０″′２％以下の添加不純物を含
む微結晶化ｐ形層４を１００〜５００の厚さに成膜し、
その上に透明導電膜５をつけ、さらに金属格子電極６を
設けてｐｉｎ構造の光起電力素子が形成されている。し
かしｎ。
図において、金属基板１の上に無添加の微結晶化ｎ形２
を前述した条件で１００〜１００ＯＡの厚さに成膜し、
つづいて通常の無添加ａ−８ｉ膜３を０．４〜１μｍの
厚さに成膜し、次に１０″′２％以下の添加不純物を含
む微結晶化ｐ形層４を１００〜５００の厚さに成膜し、
その上に透明導電膜５をつけ、さらに金属格子電極６を
設けてｐｉｎ構造の光起電力素子が形成されている。し
かしｎ。
ｐ両膜２，４さも微結晶化膜を用いないで、第５図に示
すようにｎ形層２だけを微結晶化膜とし、ｐ形層は通常
のｐ形膜−８ｉ膜７で構成してもよい。このようにＩ膜
３の形成前に基板上に設けられるｎ形層２に不純物が添
加されていないので、ｉ膜の成膜時にｉ膜中に不純物が
取り込まれてｉ膜の膜質を低下させることがない。
すようにｎ形層２だけを微結晶化膜とし、ｐ形層は通常
のｐ形膜−８ｉ膜７で構成してもよい。このようにＩ膜
３の形成前に基板上に設けられるｎ形層２に不純物が添
加されていないので、ｉ膜の成膜時にｉ膜中に不純物が
取り込まれてｉ膜の膜質を低下させることがない。
第６図、第７図はガラス基板８を用い、基板側から光が
入射する光起電力素子における本発明の実施例を示し、
第４．第５図と共通の部分には同一の符号が付されてい
る。ガラス板８の上に透明導電膜５があり、上面電極９
が全面に設けられているちがいはあるが、１層２，１層
３およびｐ層４あるいは９層７の形成法、順序などは金
属基板ｉ膜に入る光景が増加する効果も生ずる。
入射する光起電力素子における本発明の実施例を示し、
第４．第５図と共通の部分には同一の符号が付されてい
る。ガラス板８の上に透明導電膜５があり、上面電極９
が全面に設けられているちがいはあるが、１層２，１層
３およびｐ層４あるいは９層７の形成法、順序などは金
属基板ｉ膜に入る光景が増加する効果も生ずる。
第８図はショットキー構造の実施例を示す。金属基板１
の上に無添加ｎ形微結晶化膜２を１００〜ｘｏｏｏＸの
厚さに形成し、次に０．４〜１μｍの厚さのａ−８ｉの
１層３、Ｐ ｔ 、 Ａ ｎなどのバリア金属１０の順
に構成する。
の上に無添加ｎ形微結晶化膜２を１００〜ｘｏｏｏＸの
厚さに形成し、次に０．４〜１μｍの厚さのａ−８ｉの
１層３、Ｐ ｔ 、 Ａ ｎなどのバリア金属１０の順
に構成する。
以上にのべたこの発明による光起電力素子の構造は、−
見上従来のａ −Ｓ ｉ光起電力素子の構造と変わりが
ないが、基板上のｎ形層に不純物を添加しない微結晶化
ａ −８ｉ膜を用いた結果、次の点において、大きなち
がいがある。
見上従来のａ −Ｓ ｉ光起電力素子の構造と変わりが
ないが、基板上のｎ形層に不純物を添加しない微結晶化
ａ −８ｉ膜を用いた結果、次の点において、大きなち
がいがある。
その一つはｎ形層に不純物が添加されていないこと、お
よびこの膜をつくるときのガス中に不純物がないために
、次いで形成される光電流発生領域として重要であるｉ
膜が添加不純物によって汚染されることがない結果、良
質なｉ膜が保持されていることである。
よびこの膜をつくるときのガス中に不純物がないために
、次いで形成される光電流発生領域として重要であるｉ
膜が添加不純物によって汚染されることがない結果、良
質なｉ膜が保持されていることである。
その二つめは、微結晶化膜の光透過性がよいために光損
失が少なく、これを光の入射側に用いたときはｉ膜によ
り多くの光を導入出来る。Ｃｂる窓効果が大きいことで
ある。
失が少なく、これを光の入射側に用いたときはｉ膜によ
り多くの光を導入出来る。Ｃｂる窓効果が大きいことで
ある。
以上の前にも述べた利点のほかに三つめとして、添加不
純物元素は毒性であることが多く、安全上その原料ガス
きしては出来るだけ希釈して使用し原料ガスの使用が少
なくて済む利点がある。
純物元素は毒性であることが多く、安全上その原料ガス
きしては出来るだけ希釈して使用し原料ガスの使用が少
なくて済む利点がある。
この発明はいままで説明した光起電力素子のほかにｐｉ
ｎまたはｎｉ接合をもつアモルファスシリコン半導体装
置に応用できる。
ｎまたはｎｉ接合をもつアモルファスシリコン半導体装
置に応用できる。
第１図はａ −Ｓ ｉの不純物添加量と導電率および活
性化エネルギーとの関係曲線、第２図（ａ）、 （ｂ）
は微結晶化ａ−８ｉ膜の不純物添加量と導電率および活
性化エネルギーとの関係曲線で（ａ）はｐ形層、（ｂ）
はｎ形層、第３図はａ−８ｉ膜と微結晶化膜の光吸収係
数と波長との関係線図、第４図、第５図はそれぞれ金属
基板をもつ光起電力素子における本発明の二つの実施例
の断面図、第６図、第７図はそれぞれガラス基板をもつ
光起電力素子における本発明の二つの実施例の断面図、
第８図はショットキー構造光起電力素子における本発明
の実施例の断面図である。 １・・・金属基板、２・・・微結晶化ｎ膜、３・・・ａ
−８ｉｌ膜、４・・・微結晶化ｐ膜、７・・・ａ−８ｉ
、ｐ膜、８・・・ガラス板、１０・・・バリア金属０原
料ガス組威 牙１図 （Ｑ）（ｂ） ７２図 第３図 ｆ５図 オフ図
性化エネルギーとの関係曲線、第２図（ａ）、 （ｂ）
は微結晶化ａ−８ｉ膜の不純物添加量と導電率および活
性化エネルギーとの関係曲線で（ａ）はｐ形層、（ｂ）
はｎ形層、第３図はａ−８ｉ膜と微結晶化膜の光吸収係
数と波長との関係線図、第４図、第５図はそれぞれ金属
基板をもつ光起電力素子における本発明の二つの実施例
の断面図、第６図、第７図はそれぞれガラス基板をもつ
光起電力素子における本発明の二つの実施例の断面図、
第８図はショットキー構造光起電力素子における本発明
の実施例の断面図である。 １・・・金属基板、２・・・微結晶化ｎ膜、３・・・ａ
−８ｉｌ膜、４・・・微結晶化ｐ膜、７・・・ａ−８ｉ
、ｐ膜、８・・・ガラス板、１０・・・バリア金属０原
料ガス組威 牙１図 （Ｑ）（ｂ） ７２図 第３図 ｆ５図 オフ図
Claims (1)
- ｌ）基板上にアモルファスシリコンからなる複数の層が
積層され、ｉ層の基板側にｎ層が存在するものにおいて
、ｎ層が■族元素を添加しない原料ガスの分解によって
生成された微結晶を含むシリコン膜であることを特徴と
する薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57180448A JPS5969920A (ja) | 1982-10-14 | 1982-10-14 | 薄膜半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57180448A JPS5969920A (ja) | 1982-10-14 | 1982-10-14 | 薄膜半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5969920A true JPS5969920A (ja) | 1984-04-20 |
Family
ID=16083403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57180448A Pending JPS5969920A (ja) | 1982-10-14 | 1982-10-14 | 薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5969920A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949685A3 (en) * | 1998-03-16 | 2007-06-13 | Canon Kabushiki Kaisha | Semiconductor element and its manufacturing method |
-
1982
- 1982-10-14 JP JP57180448A patent/JPS5969920A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949685A3 (en) * | 1998-03-16 | 2007-06-13 | Canon Kabushiki Kaisha | Semiconductor element and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638111A (en) | Thin film solar cell module | |
| US4591892A (en) | Semiconductor photoelectric conversion device | |
| US11810993B2 (en) | Solar cell, multi-junction solar cell, solar cell module, and photovoltaic power generation system | |
| JPS6249672A (ja) | アモルフアス光起電力素子 | |
| JPS59205770A (ja) | 光起電力装置およびその製造方法 | |
| JP2001267598A (ja) | 積層型太陽電池 | |
| JPH04296063A (ja) | 太陽電池素子 | |
| JPS58139478A (ja) | アモルフアス太陽電池 | |
| US4903102A (en) | Semiconductor photoelectric conversion device and method of making the same | |
| JPH0595126A (ja) | 薄膜太陽電池およびその製造方法 | |
| CN120826078A (zh) | 太阳能电池及其制备方法、光伏组件 | |
| JP3025392B2 (ja) | 薄膜太陽電池とその製造方法 | |
| JPH065765B2 (ja) | 光電変換装置 | |
| JPS5969920A (ja) | 薄膜半導体装置 | |
| JPH0377382A (ja) | 太陽電池セル | |
| JPH11274527A (ja) | 光起電力装置 | |
| JPS61135167A (ja) | 薄膜太陽電池 | |
| JP3245962B2 (ja) | 薄膜太陽電池の製造方法 | |
| JPH0586677B2 (ja) | ||
| JPS6152992B2 (ja) | ||
| JPS59101879A (ja) | 薄膜太陽電池 | |
| KR101100109B1 (ko) | 광기전력 장치의 제조 방법 | |
| JPS62165374A (ja) | アモルフアス光起電力素子 | |
| JPH02219284A (ja) | 非晶質太陽電池の製造方法 | |
| JPH0571195B2 (ja) |