JPS5970181A - 大電流高速スイツチ駆動回路 - Google Patents
大電流高速スイツチ駆動回路Info
- Publication number
- JPS5970181A JPS5970181A JP57181134A JP18113482A JPS5970181A JP S5970181 A JPS5970181 A JP S5970181A JP 57181134 A JP57181134 A JP 57181134A JP 18113482 A JP18113482 A JP 18113482A JP S5970181 A JPS5970181 A JP S5970181A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- current
- transistor
- primary winding
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33538—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は大電流高速スイッチ駆動回路、特に駆動変成器
の１次巻線に第１の直流電源電圧を駆動スイッチを介し
て断続印加し、該駆動変成器の２次巻線・に発生する電
圧により第２の直流電源電圧を主変成器の１次巻線に断
続印加する１個以上の主スイツチ用トランジスタのベー
ス電流を制御する直流・直流変換装置における大電流高
速スイッチ駆動回路に関す。
の１次巻線に第１の直流電源電圧を駆動スイッチを介し
て断続印加し、該駆動変成器の２次巻線・に発生する電
圧により第２の直流電源電圧を主変成器の１次巻線に断
続印加する１個以上の主スイツチ用トランジスタのベー
ス電流を制御する直流・直流変換装置における大電流高
速スイッチ駆動回路に関す。
（ｂｌ 技術の背景
直□流・直流変換―置の小形花を図る為には、主変成□
器および平滑回路の小形化が大きく寄与する。
器および平滑回路の小形化が大きく寄与する。
該主変成器および平ｔＭ回路を小形とするには、主スィ
ッチにより断続される主変成器の１次巻線に流れる電流
の断続周波数を極力向上することが有効である。その為
、該主スィッチを高速に断続する駆動回路が必要となる
。
ッチにより断続される主変成器の１次巻線に流れる電流
の断続周波数を極力向上することが有効である。その為
、該主スィッチを高速に断続する駆動回路が必要となる
。
（Ｃ） 従来技術と問題点
第１図はこの種直流′・直流変換装置における従来ある
大電流高速スイッチ駆動回路の一例を示す図であり、第
２図は第１図における各部の電圧・電流波形の一例を示
す図である。第１図において、駆動変成器ＴＯの１次巻
線Ｗｌおよび所定周波数で導通状態および阻止状態を繰
返す駆動スイソチであるトランジスタＱＯには、抵抗Ｒ
Ｏおよび逆流防止素子であるダイオードＤＯを介して第
１の直流電源Ｅ１が接続され、またこれと並列に、逆流
防止素子であるダイオードＤ１を介して主変成器ＴＩの
３次巻線Ｗ３が接続される。該駆動変成器ＴＯの２次巻
線Ｗ２には、主スィッチであるトランジスタＱ１のベー
スおよびエミッタが接続される。また主変成器ＴＩの１
次巻線Ｗ１には、前記トランジスタＱ１および駆動変成
器ＴＯの３次巻線Ｗ３を介して第２の直流電源Ｅ２が接
続される。咳主変成器ＴＩの２次巻線Ｗ２は、整流およ
び平滑回路ＲＦを介して出力端子２および２′乙こ接続
される。第２図において、端子１に入力される電圧ｖ１
が時点ｔ１以前にＬレベルに設定されていると、トラン
ジスタＱＯは阻止状態となり、駆動変成器Ｔｏの１次巻
線Ｗ１に印加される電圧ｖ２はＯとなる。かかる状態で
トランジスタＱ１が導通状態となると、直流電源Ｅ２か
らコレクタ電流■１が、主変成器ＴＩの１次巻線Ｗ１お
よび駆動変成器１゛０の３次巻線Ｗ３を経由して流れる
。
大電流高速スイッチ駆動回路の一例を示す図であり、第
２図は第１図における各部の電圧・電流波形の一例を示
す図である。第１図において、駆動変成器ＴＯの１次巻
線Ｗｌおよび所定周波数で導通状態および阻止状態を繰
返す駆動スイソチであるトランジスタＱＯには、抵抗Ｒ
Ｏおよび逆流防止素子であるダイオードＤＯを介して第
１の直流電源Ｅ１が接続され、またこれと並列に、逆流
防止素子であるダイオードＤ１を介して主変成器ＴＩの
３次巻線Ｗ３が接続される。該駆動変成器ＴＯの２次巻
線Ｗ２には、主スィッチであるトランジスタＱ１のベー
スおよびエミッタが接続される。また主変成器ＴＩの１
次巻線Ｗ１には、前記トランジスタＱ１および駆動変成
器ＴＯの３次巻線Ｗ３を介して第２の直流電源Ｅ２が接
続される。咳主変成器ＴＩの２次巻線Ｗ２は、整流およ
び平滑回路ＲＦを介して出力端子２および２′乙こ接続
される。第２図において、端子１に入力される電圧ｖ１
が時点ｔ１以前にＬレベルに設定されていると、トラン
ジスタＱＯは阻止状態となり、駆動変成器Ｔｏの１次巻
線Ｗ１に印加される電圧ｖ２はＯとなる。かかる状態で
トランジスタＱ１が導通状態となると、直流電源Ｅ２か
らコレクタ電流■１が、主変成器ＴＩの１次巻線Ｗ１お
よび駆動変成器１゛０の３次巻線Ｗ３を経由して流れる
。
その結果主変成器Ｔ１の３次巻線ｗ３には電圧Ｖ２１が
発生ずるが、トランジスタ。０が阻止状態の為、駆動変
成器ＴＯの１次巻線ｗ１には印加されない。なお駆動変
成器ＴＯの２次巻線ｗ２がらは、３次巻線Ｗ３に流れる
コレクタ電流■１に比例した順方向のベース電流１２が
トランジスタ。
発生ずるが、トランジスタ。０が阻止状態の為、駆動変
成器ＴＯの１次巻線ｗ１には印加されない。なお駆動変
成器ＴＯの２次巻線ｗ２がらは、３次巻線Ｗ３に流れる
コレクタ電流■１に比例した順方向のベース電流１２が
トランジスタ。
■に流れ、該トランジスタＱ１を導通状態に維持する。
かかる状態で時点ｔ１に電圧Ｖ１がＨレベルに変化する
と、トランジスタＱＯは導通状態となり、主変成器ＴＩ
の３次巻線ｗ３に発生ずる電圧Ｖ２１が駆動変成器Ｔｏ
の１次巻線ｗ１に印加される。なお直流電源Ｅ１がら抵
抗ＲＯを介して供給される電圧Ｖ２２は前記電圧Ｖ２１
より低く、クイオートＤｏは阻止状態となる為、駆動変
成器ＴＯの１次巻線ｗ１には印加されない。その結果、
駆動変成器ＴＯの２次巻Ｆ！Ｗ２からトランジスタＱ１
に流れるベース電流Ｉ２は、逆方向に偏倚される。然し
コレクタ電流■１は一、トランジスタ。
と、トランジスタＱＯは導通状態となり、主変成器ＴＩ
の３次巻線ｗ３に発生ずる電圧Ｖ２１が駆動変成器Ｔｏ
の１次巻線ｗ１に印加される。なお直流電源Ｅ１がら抵
抗ＲＯを介して供給される電圧Ｖ２２は前記電圧Ｖ２１
より低く、クイオートＤｏは阻止状態となる為、駆動変
成器ＴＯの１次巻線ｗ１には印加されない。その結果、
駆動変成器ＴＯの２次巻Ｆ！Ｗ２からトランジスタＱ１
に流れるベース電流Ｉ２は、逆方向に偏倚される。然し
コレクタ電流■１は一、トランジスタ。
１のＭ積時間等に起因して時点ｔ２まで継続した後遮断
される。該時点ｔ２以後は主変成器Ｔｌの３次巻線Ｗ３
に発生する電圧Ｖ２１は減衰し、駆動変成器ＴＯの１次
巻線Ｗ１には前記電圧Ｖ２２がダイオードＤｏを介し゛
ζ印加される。次に時点ｔ３に電圧ｖ１が再びＬレベル
に変化すると、トランジスタＱＯは再び阻止状態となり
、駆動変成器ＴＯの１次巻線Ｗ１に印加されている電圧
■２２ば遮断される。その際の過渡現象により、駆動変
成器ＴＯの２次巻線Ｗ２からトランジスタＱ１に流れる
ベース電流Ｉ２は順方向となり、トランジスタＱ１を導
通状態とする。その結果直流電源Ｅ２から主変成器ＴＩ
の１次巻線Ｗｌおよび駆動変成器ＴＯの３次巻線Ｗ３に
は再びコレクタ電流■１が流れる。以下同様に、電圧Ｖ
ｌが所定周期で交互にＨレベルおよびＬレベルに変化す
ると、時点ｔｌ乃至−ｔ ３の現象が繰返され、主変成
器Ｔｌの１次巻線Ｗ１を流れるトランジスタＱｌのコレ
クタ電流１１は前記所定周期で断続される。その結果主
変成器Ｔ１の２次巻線Ｗ２には交流電圧が発生し、整流
および平滑回路ＲＦを介して直流電圧に変換され、端子
２および２′間に接続される負荷に電力を供給する。該
負荷状態が変化すると、トランジスタＱｌのコレクタ電
流１１も変化する。なお電圧Ｖ２１は、時点ｔ１直後に
トランジスタＱ１に流れる逆方向のベース電流■２を電
流してトランジスタＱ１の蓄積時間を極力短縮ずチこと
により、コレクタ電流１１の断続周波数を向上する如く
設定されている。
される。該時点ｔ２以後は主変成器Ｔｌの３次巻線Ｗ３
に発生する電圧Ｖ２１は減衰し、駆動変成器ＴＯの１次
巻線Ｗ１には前記電圧Ｖ２２がダイオードＤｏを介し゛
ζ印加される。次に時点ｔ３に電圧ｖ１が再びＬレベル
に変化すると、トランジスタＱＯは再び阻止状態となり
、駆動変成器ＴＯの１次巻線Ｗ１に印加されている電圧
■２２ば遮断される。その際の過渡現象により、駆動変
成器ＴＯの２次巻線Ｗ２からトランジスタＱ１に流れる
ベース電流Ｉ２は順方向となり、トランジスタＱ１を導
通状態とする。その結果直流電源Ｅ２から主変成器ＴＩ
の１次巻線Ｗｌおよび駆動変成器ＴＯの３次巻線Ｗ３に
は再びコレクタ電流■１が流れる。以下同様に、電圧Ｖ
ｌが所定周期で交互にＨレベルおよびＬレベルに変化す
ると、時点ｔｌ乃至−ｔ ３の現象が繰返され、主変成
器Ｔｌの１次巻線Ｗ１を流れるトランジスタＱｌのコレ
クタ電流１１は前記所定周期で断続される。その結果主
変成器Ｔ１の２次巻線Ｗ２には交流電圧が発生し、整流
および平滑回路ＲＦを介して直流電圧に変換され、端子
２および２′間に接続される負荷に電力を供給する。該
負荷状態が変化すると、トランジスタＱｌのコレクタ電
流１１も変化する。なお電圧Ｖ２１は、時点ｔ１直後に
トランジスタＱ１に流れる逆方向のベース電流■２を電
流してトランジスタＱ１の蓄積時間を極力短縮ずチこと
により、コレクタ電流１１の断続周波数を向上する如く
設定されている。
以上のｉ明から明らかな如く、従来ある大電流高速スイ
ッチ駆動回路においては、トランジスタＱｌの断続周波
数を向上する為に、主変成器ＴＩの３次巻線Ｗ３に発生
ずる電圧Ｖ２１を駆動変成器ＴＯの１次巻線Ｗｌに印加
していた。該電圧Ｖ２１は、コレクタ電流１１の電流値
に関係無く一定となる為、逆方向のベース電流ｙ２も富
に一定となる。その結果逆方向のベース電流Ｉ２を重負
荷におけるコレクタ電流１１に対し最適に設定すると、
軽負荷時のコレクタ電流１１に対し過大となり、トラン
ジスタＱ１を破壊する恐れが有る。
ッチ駆動回路においては、トランジスタＱｌの断続周波
数を向上する為に、主変成器ＴＩの３次巻線Ｗ３に発生
ずる電圧Ｖ２１を駆動変成器ＴＯの１次巻線Ｗｌに印加
していた。該電圧Ｖ２１は、コレクタ電流１１の電流値
に関係無く一定となる為、逆方向のベース電流ｙ２も富
に一定となる。その結果逆方向のベース電流Ｉ２を重負
荷におけるコレクタ電流１１に対し最適に設定すると、
軽負荷時のコレクタ電流１１に対し過大となり、トラン
ジスタＱ１を破壊する恐れが有る。
一方逆方向のベース電流Ｉ２を軽負荷におけるコレクタ
電流１１に対し最適に設定すると、重負荷時のコレクタ
電流１１に対し過少となり、所期の効果を発揮しない。
電流１１に対し最適に設定すると、重負荷時のコレクタ
電流１１に対し過少となり、所期の効果を発揮しない。
（ｄｌ 発明の目的
本発明の目的は、前述の如き従来ある大電流高速スイッ
チ駆動回路の欠点を除去し、負荷状態の変動に拘わらず
主スイツチ用トランジスタの断続周波数の向−りに最適
なベース電流を設定可能な大電流高速スイッチ駆動回路
を実現することに在る。
チ駆動回路の欠点を除去し、負荷状態の変動に拘わらず
主スイツチ用トランジスタの断続周波数の向−りに最適
なベース電流を設定可能な大電流高速スイッチ駆動回路
を実現することに在る。
（ｅ） 発明の構成
この目的は、駆動変成器の１次巻線に第１の直流電源電
圧を駆動スイッチを介して断続印加し、該駆動変成器の
２次巻線に発生ずる電圧により第２の直流電源電圧を主
変成器の１次巻線にＷ１続印加する１個以上の主スイツ
チ用トランジスタのベース電流を制御する直流・直流変
換装置において、前記主変成器の１次巻線に直列に電流
変成器の１次巻線を挿入し、該電流変成器の２次巻線に
発生ずる電圧を逆流防止素子を介して前記第１の直流電
源電圧に並列に印加することにより達成される。
圧を駆動スイッチを介して断続印加し、該駆動変成器の
２次巻線に発生ずる電圧により第２の直流電源電圧を主
変成器の１次巻線にＷ１続印加する１個以上の主スイツ
チ用トランジスタのベース電流を制御する直流・直流変
換装置において、前記主変成器の１次巻線に直列に電流
変成器の１次巻線を挿入し、該電流変成器の２次巻線に
発生ずる電圧を逆流防止素子を介して前記第１の直流電
源電圧に並列に印加することにより達成される。
（ｆ） 発明の実施例
以下、本発明の一実施例を図面により説明する。
第３図は本発明の一実施例による大電流高速スイッチ駆
動回路を示す図であり、第４図は第３図における各部の
電圧・電流波形の一例を示す図であ、乙。なお、全図を
通じて同一符号は同一対象物を示す。第３図においては
、主変成器１゛１には３次巻線Ｗ３が設けられず、電流
変成器ＣＴが設けられている。該電流変成器ＣＴの１次
巻線Ｗ１は、主変成器ＴＩの１次巻線Ｗｌに直列に接続
され、また２次巻線Ｗ２はダイオ−１”ＤＩを介して駆
動変成器ＴＯの１次巻線Ｗ１およびトランジスタＱＯに
接続されている。該電流変成器ＣＴは公知の如く、１次
巻線ｗ１に流れるトランジスタＱｌのコレクタ電流■１
に比例する電圧Ｖ２２を２次巻線Ｗ２に発生ずる。第４
図において、時力ｔ１以前に端子１に人力される電圧■
ｌがＬレベルに設定されていると、トランジスタＱＯは
阻止状態、トランジスタＱ１は導通状態となり、直流電
源Ｅ２からコレクタ電流１１が主変成器Ｔ１の１次巻線
Ｗ１、電流変成器ＣＴの１次巻線Ｗ１および駆動変成器
Ｔｏの３次巻線Ｗ３を経由して流れる。
動回路を示す図であり、第４図は第３図における各部の
電圧・電流波形の一例を示す図であ、乙。なお、全図を
通じて同一符号は同一対象物を示す。第３図においては
、主変成器１゛１には３次巻線Ｗ３が設けられず、電流
変成器ＣＴが設けられている。該電流変成器ＣＴの１次
巻線Ｗ１は、主変成器ＴＩの１次巻線Ｗｌに直列に接続
され、また２次巻線Ｗ２はダイオ−１”ＤＩを介して駆
動変成器ＴＯの１次巻線Ｗ１およびトランジスタＱＯに
接続されている。該電流変成器ＣＴは公知の如く、１次
巻線ｗ１に流れるトランジスタＱｌのコレクタ電流■１
に比例する電圧Ｖ２２を２次巻線Ｗ２に発生ずる。第４
図において、時力ｔ１以前に端子１に人力される電圧■
ｌがＬレベルに設定されていると、トランジスタＱＯは
阻止状態、トランジスタＱ１は導通状態となり、直流電
源Ｅ２からコレクタ電流１１が主変成器Ｔ１の１次巻線
Ｗ１、電流変成器ＣＴの１次巻線Ｗ１および駆動変成器
Ｔｏの３次巻線Ｗ３を経由して流れる。
時点ｔ１に電圧ＶｌがＨレベルに変化してトランジスタ
ＱＯが導通状態となると、電流ＩＩがトランジスタＱ１
の蓄積時間等により維持される時点ｔ２迄、電流変成器
ＣＴの２次巻線Ｗ２に発生する電流ＩＩに比例した電圧
Ｖ２１が、ダイオード−Ｄｌを介して駆動変成器ＴＯの
１次巻線Ｗ１に印加される。その結果駆動変成器ＴＯの
２次巻線Ｗ２からトランジスタＱ１には、やはりコレク
タ電流１１に比例したべ−・スミ流Ｉ２が逆方向に流れ
る。その結果、端子２および２′間に重負荷が接続され
、コレクタ電流１１が増加した場合には、逆方向のベー
ス電流Ｉ２も増加し、また端子２および２′間に軽負荷
が接続され、コレクタ電流■１が減少した場合には（第
４図における破線）、逆方向のベース電流Ｉ２も減少す
る。
ＱＯが導通状態となると、電流ＩＩがトランジスタＱ１
の蓄積時間等により維持される時点ｔ２迄、電流変成器
ＣＴの２次巻線Ｗ２に発生する電流ＩＩに比例した電圧
Ｖ２１が、ダイオード−Ｄｌを介して駆動変成器ＴＯの
１次巻線Ｗ１に印加される。その結果駆動変成器ＴＯの
２次巻線Ｗ２からトランジスタＱ１には、やはりコレク
タ電流１１に比例したべ−・スミ流Ｉ２が逆方向に流れ
る。その結果、端子２および２′間に重負荷が接続され
、コレクタ電流１１が増加した場合には、逆方向のベー
ス電流Ｉ２も増加し、また端子２および２′間に軽負荷
が接続され、コレクタ電流■１が減少した場合には（第
４図における破線）、逆方向のベース電流Ｉ２も減少す
る。
以上の説明から明らかな如く、本実施例によれば、ｌ・
ランジスタＱ１に流れる逆方向のベース電流Ｉ２は、負
荷状態により変動するコレクタ電流１１に対し雷に最適
に設定され、トランジスタＱ■の断続周波数の向上に最
適の効果を発揮する。
ランジスタＱ１に流れる逆方向のベース電流Ｉ２は、負
荷状態により変動するコレクタ電流１１に対し雷に最適
に設定され、トランジスタＱ■の断続周波数の向上に最
適の効果を発揮する。
なお、第３図および第４図はあく迄本発明の一実施例に
過ぎず、例えば直流・直流変換装置の構成は図示される
ものに限定されることは無く、第５図に例示する如く他
に幾多の変形が考慮されるが、何れの場合にも本発明の
効果は変らない。第５図に示される直流・直流変換装置
は、駆動スイッチを２個のトランジスタＱＯＩおよびＱ
Ｏ２により実現するものである。また本発明の対象とな
る直流・直流変換装置は、１個の主スイツチ用トランジ
スタＱｌを使用するものに限定されることは無く、複数
使用するものも考慮されるが、かかる場合にも本発明の
効果は変らない。
過ぎず、例えば直流・直流変換装置の構成は図示される
ものに限定されることは無く、第５図に例示する如く他
に幾多の変形が考慮されるが、何れの場合にも本発明の
効果は変らない。第５図に示される直流・直流変換装置
は、駆動スイッチを２個のトランジスタＱＯＩおよびＱ
Ｏ２により実現するものである。また本発明の対象とな
る直流・直流変換装置は、１個の主スイツチ用トランジ
スタＱｌを使用するものに限定されることは無く、複数
使用するものも考慮されるが、かかる場合にも本発明の
効果は変らない。
ｆｇ＋ 発明の効果
以上、本発明によれば、前記直流・直流変換装置Ｇコお
いて、負荷状態の変動に拘わらず、常に最適の主スイツ
チ断続周波数の向上が図られ、当該直流・直流変換装置
の小形化が図れる。
いて、負荷状態の変動に拘わらず、常に最適の主スイツ
チ断続周波数の向上が図られ、当該直流・直流変換装置
の小形化が図れる。
第１図は従来ある大電流高速スイッチ駆動回路の−例を
示す図、第２図は第１図における各部の電圧・電流波形
の一例を示す図、第３図は本発明の一実施例による大電
流高速スイッチ駆動回路を示す図、第４図は第３図にお
ける各部の電圧・電流波形の一例を示す図、第５図は本
発明の他の一実施例による大電流高速スイッチ駆動回路
を示す図である。 図において、ＥｌおよびＥｌは直流電源、ＴＯは駆動変
成器、Ｔ１は主変成器、ＣＴは電流変成器、Ｗｌは１次
巻線、Ｗ２は２次巻線、Ｗ３は３次巻線、ＲＦは整流お
よび平滑回路、ＱＯ，ＱＯｌ、ＱＯ２およびＱｌはトラ
ンジスタ、ＤＯおよびＤｌはダイオード、ＲＯは抵抗、
ｌ、２および２′は端子、Ｖｌ、Ｖ２１およびＶ２２は
電圧、Ｉ１はコレクタ電流、Ｉ２はベース電流、ｔｌ乃
至Ｌ５は時点、を示ず。 第 １ 図 第２図 第 ３ 図 Ｖｌ 第 ４ 図 ７７５図 −４２３−
示す図、第２図は第１図における各部の電圧・電流波形
の一例を示す図、第３図は本発明の一実施例による大電
流高速スイッチ駆動回路を示す図、第４図は第３図にお
ける各部の電圧・電流波形の一例を示す図、第５図は本
発明の他の一実施例による大電流高速スイッチ駆動回路
を示す図である。 図において、ＥｌおよびＥｌは直流電源、ＴＯは駆動変
成器、Ｔ１は主変成器、ＣＴは電流変成器、Ｗｌは１次
巻線、Ｗ２は２次巻線、Ｗ３は３次巻線、ＲＦは整流お
よび平滑回路、ＱＯ，ＱＯｌ、ＱＯ２およびＱｌはトラ
ンジスタ、ＤＯおよびＤｌはダイオード、ＲＯは抵抗、
ｌ、２および２′は端子、Ｖｌ、Ｖ２１およびＶ２２は
電圧、Ｉ１はコレクタ電流、Ｉ２はベース電流、ｔｌ乃
至Ｌ５は時点、を示ず。 第 １ 図 第２図 第 ３ 図 Ｖｌ 第 ４ 図 ７７５図 −４２３−
Claims (1)
- 駆動変成器の１次巻線に第１の直流電源電圧を駆動スイ
ッチを介して断続印加し、該駆動変成器の２次巻線に発
生する電圧により銅２の□直流電源電圧を主変成器の１
次巻線に断続印加する１個以上の主スイツチ用トランジ
スタめベース電流を制御する直流・直流変換装置におい
て、前記主変成器の１次巻線に直列に電流変成器の１次
巻線を挿入し、該電流変成器の２灰巻線に発生する電圧
を逆流防止素子を介して前記第１の直流電源電圧ｂ’−
並列に印加することを特徴とする大電流高速スイッチ駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181134A JPS5970181A (ja) | 1982-10-15 | 1982-10-15 | 大電流高速スイツチ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181134A JPS5970181A (ja) | 1982-10-15 | 1982-10-15 | 大電流高速スイツチ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5970181A true JPS5970181A (ja) | 1984-04-20 |
| JPS6367431B2 JPS6367431B2 (ja) | 1988-12-26 |
Family
ID=16095467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57181134A Granted JPS5970181A (ja) | 1982-10-15 | 1982-10-15 | 大電流高速スイツチ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5970181A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103569A (ja) * | 1982-11-30 | 1984-06-15 | Yokogawa Hokushin Electric Corp | スイツチング方式電源装置 |
-
1982
- 1982-10-15 JP JP57181134A patent/JPS5970181A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103569A (ja) * | 1982-11-30 | 1984-06-15 | Yokogawa Hokushin Electric Corp | スイツチング方式電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367431B2 (ja) | 1988-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3376492A (en) | Solid state power circuits employing new autoimpulse commutation | |
| US3940682A (en) | Rectifier circuits using transistors as rectifying elements | |
| US5488554A (en) | Low-loss clamp circuit | |
| US3573605A (en) | Closed loop ferroresonant regulator | |
| US3368139A (en) | Switching mode series voltage regulator | |
| US3518526A (en) | Switching regulator | |
| KR0171647B1 (ko) | 자려식 dc-dc 콘버터 | |
| US3624485A (en) | Surge current limiting circuitry for direct current to direct current chopper inverters | |
| US3078380A (en) | Magnetic amplifier controlled transistor switching circuits | |
| US4437148A (en) | Peak voltage clamped power supply | |
| JPS5970181A (ja) | 大電流高速スイツチ駆動回路 | |
| CA1165388A (en) | High efficiency push-pull saturation converter | |
| JPS627368A (ja) | 電源回路 | |
| US4598244A (en) | Switching regulator | |
| US3348128A (en) | Phase controlled alternating current power circuits using bidirectional conducting devices | |
| US3141125A (en) | Rectifying apparatus system for controlled rectified output wherein the control elements are connected in a ring formation | |
| JPS61196503A (ja) | 電磁石用電源 | |
| JPH04251563A (ja) | スイッチングレギュレータ | |
| KR830001370Y1 (ko) | 안정화 전원 회로 | |
| KR920007135Y1 (ko) | 전원 공급장치의 안정화회로 | |
| JPH0537290Y2 (ja) | ||
| JPH0418021Y2 (ja) | ||
| SU1485377A1 (ru) | Источник питания | |
| JPS5996868A (ja) | 駆動回路 | |
| JPS63262059A (ja) | ２石フオワ−ド形スイツチングレギユレ−タの制御方式 |