JPS5972060U - エラステイツクメモリ - Google Patents

エラステイツクメモリ

Info

Publication number
JPS5972060U
JPS5972060U JP16764082U JP16764082U JPS5972060U JP S5972060 U JPS5972060 U JP S5972060U JP 16764082 U JP16764082 U JP 16764082U JP 16764082 U JP16764082 U JP 16764082U JP S5972060 U JPS5972060 U JP S5972060U
Authority
JP
Japan
Prior art keywords
data
holding
predetermined speed
flip
elastic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16764082U
Other languages
English (en)
Inventor
須藤　忠之
和夫 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16764082U priority Critical patent/JPS5972060U/ja
Publication of JPS5972060U publication Critical patent/JPS5972060U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来のエラスティックメモリのブロック図、第
２図はあるデータがエラスティックメモリにより速度変
換された例を示す図、第３図は本考案の実施例を示すブ
ロック図、第４図は第３図の保持手段を示すブロック図
、第５図は第４図を説明するためのタイミングチャート
、第６図は第３図の取出手段を示すブロック図、第７図
は第３図を説明するためのタイミングチャートである。 ２０１・・・保持手段、２０５・・・取出手段、２０６
゜２１１．２１３，２１７・・・ゲート回路、２０７・
・・分周回路、２１０，２１２，２１４，２１５゜２１
６・・・遅延回路。

Claims (3)

    【実用新案登録請求の範囲】
  1. （１）第１の所定速度で伝送されたデータを保持する保
    持手段と、該保持手段からデータを第２の所定速度でｎ
    ビット毎にブロック化して取り出す取出手段と、該取出
    手段から出力されるデータを入力しこのデータの各ブロ
    ック間に存在するスペース時間分遅延させたデータを作
    り出す遅延手段と、前記取出手段と前記遅延手段との出
    力データから一定の間隔で交互にデータを選択する選択
    手段とを具備したことを特徴とするエラスティックメモ
    リ。
  2. （２）保持手段は、データ保持用のｍ個のフリップフロ
    ップと、該フリップフロップに動作タイミングを指示す
    るクロックを与える他のフリップフロップとからなるこ
    とを特徴とする実用新案登録請求の範囲第（１）項記載
    のエラスティックメモリ。
  3. （３）取出手段は、ゲート回路と、該ゲート回路の開閉
    を第２の所定速度のクロックに基づいて行なわせる分周
    回路とからなることを特徴とする実用新案登録請求の範
    囲第（１）項又は第（２）項記載のエラスティックメモ
    リ。
JP16764082U 1982-11-04 1982-11-04 エラステイツクメモリ Pending JPS5972060U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16764082U JPS5972060U (ja) 1982-11-04 1982-11-04 エラステイツクメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16764082U JPS5972060U (ja) 1982-11-04 1982-11-04 エラステイツクメモリ

Publications (1)

Publication Number Publication Date
JPS5972060U true JPS5972060U (ja) 1984-05-16

Family

ID=30366709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16764082U Pending JPS5972060U (ja) 1982-11-04 1982-11-04 エラステイツクメモリ

Country Status (1)

Country Link
JP (1) JPS5972060U (ja)

Similar Documents

Publication Publication Date Title
JPS5972060U (ja) エラステイツクメモリ
JPS59129249U (ja) 位相連続ｆｓ変調回路
JPS60131051U (ja) ウオツチドツグ回路
JPS5957033U (ja) 規定数パルス発生回路
JPS6025241U (ja) ノイズ除去回路
JPS6142155U (ja) 時分割多重信号伝送装置
JPH02116151U (ja)
JPS6144333B2 (ja)
JPS6095737U (ja) クロツク周波数てい倍回路
JPH0377543U (ja)
JPS6068723U (ja) パルス幅フイルタ
JPS59177235U (ja) パルス幅遅延回路
JPH07121019B2 (ja) データ通信方式
JPS5928863U (ja) 磁気デイスク装置のレデイ回路
JPS5857176U (ja) 周波数差の弁別回路
JPS60139342U (ja) 奇数分周回路
JPS58123393U (ja) 電子式タイムスイツチ
JPS5811357U (ja) 出力回路
JPS58169732U (ja) ノイズ防止回路
JPS60103940U (ja) 分周回路
JPS6034628U (ja) 初期設定回路
JPS58178739U (ja) モノステ−ブルマルチバイブレ−タ
JPS5977096U (ja) 振り子付電子報時時計
JPS5991061U (ja) ト−ン検出回路
JPS58191770U (ja) 同期信号発生回路