JPS5972131A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5972131A
JPS5972131A JP57182180A JP18218082A JPS5972131A JP S5972131 A JPS5972131 A JP S5972131A JP 57182180 A JP57182180 A JP 57182180A JP 18218082 A JP18218082 A JP 18218082A JP S5972131 A JPS5972131 A JP S5972131A
Authority
JP
Japan
Prior art keywords
metal
selectively
silicon
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57182180A
Other languages
English (en)
Other versions
JPH0410219B2 (ja
Inventor
Mitsutoshi Furuyama
古山　充利
Takahiko Moriya
守屋　孝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57182180A priority Critical patent/JPS5972131A/ja
Publication of JPS5972131A publication Critical patent/JPS5972131A/ja
Publication of JPH0410219B2 publication Critical patent/JPH0410219B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の属する技術分野］ 本発明は、半導体装置製造プロセスに於る金属及び金属
シリサイドの選択的形成に関する。
［従来技術とその問題点］ 半導体装置、例えば集積回路装置は近年ますま１す高集
積化、高速化が図られているが、これを阻害する６１９
としてマスク合わせによる変換差、及び配線抵抗による
信号の遅延がある。この二つに極めて有効な手段とＬ７
て金属の選択的形成技術がある。しかし、選択成長法に
よる金属膜は膜厚の薄いものしか得られず、スパッタ蒸
着法などによる金属膜に比べ、抵抗値は数倍高いもの釦
なってしまい、実用化への障害となっている。また、膜
厚が薄い為にコンタクトホールを埋め込む事は全く不可
能となっている。
［発明の目的］ 本発明は上述した従来の金属の選択成長法の問題点及び
欠点を除去したもので、必要なだけの厚さの金４膜或は
金属シリサイドｊ摸を得ることので＾る方法を提供する
事を目的とする。
［発明の概要コ 例えば夕、・ゲステンを二酸化シリコン膜パターンを有
するノリコン基板上に選択的に厚くつける場合に、ソー
スガスとして例えば六弗化タングステンとモノシランを
用いる。まずＣＶＤ装置を用いて４５０°０で六弗化タ
ングステンによシ通常のタングステン層の選択成長を行
なう。次にモノシランを用いモノシランの熱分解以下の
温度、この場合同じ４５０℃でモノシランを流して選択
成長したタングステンの表面層をシリサイド化する０次
に再び４５０°Ｃで六弗化タングステンによシタングス
テンの選択成長を行い、タングステンがシリサイド化し
た表面に選択成長する。この選択成長の過程でタングス
テンシリサイドの薄い層は再びタングステンの層となシ
１選択成長した層は全て金属タングステンとなる。
更に上記２つの工程を繰り返す事により所定の膜厚のタ
ングステンを選択成長させる事ができる。
［発明の効果］ 本発明による選択成長法により、ゲートやンース、ドレ
インへのメタルのはりつけ技術も金属膜が薄い為に低抵
抗化の効果が薄かったが、十分な改善が成された。また
、コンタクトホール等の埋め込みは従来は膜厚が薄い為
に不可能であったが本発明による方法によυ完全な選択
的埋め込みが可能となった。
［発明の実施例コ 例えばコンタクトホールの埋め込みは下記の方法で達成
された。まず通常のプロセスによりシリコン基板２のソ
ース・ドレイン領域に二酸化シリコン膜１のコンタクト
ホールを形成する（第１図）。
次にホットウォールタイプの減圧ＣＶＤ装置を用いて、
基板温度４５０°Ｃ１全圧Ｑ、２’ｌ’Ｏｒｒ、六弗化
タングステン流通毎分１ｃｃ、アルゴンガス流量毎分１
１の条件で１５分成長させると、タングステン層３１ｒ
１ソース、ドレイン上に選択的に約１０００λ成長する
（第２　＋ｉ　）。次に同装置を用いて基板温度４５０
°Ｃ１全圧０．２　Ｔｏ　ｒ　ｒ、モノシラン流量毎分
３０ＣＣの条件で１５分タングステン表面層４のみをシ
リサイド化する（第３図）。次に第２図の工程を行なう
と表面のタングステンシリサイドの上にタングステンが
選択的に成長する。更に上記２工程を１２回繰り返す事
により５ｏｏｏＸのコンタクトホールを完全にタングス
テン層３′で埋め込む事ができた（第４図）。この上に
通常のプロセスによりアルミニウム５の配線を行ない、
バツンベーション膜とじてＰＳＧ膜６を被せる（第５図
）。
ソースガスは上記の例の他タングステン、モリブデン、
チタン、タンタル、ニオブの弗化物及び塩化物、またシ
ランの他にジクロルシラン、トリクロルシラン、シリコ
ンクロライドを用いる事もできる。ソースガスの組み合
わせは、金属ハロゲン化物とシリコンとの反応温度の下
限がシラン、ジクロルシラン、トリクロルシラン、シリ
コンクロライドの熱分解温度の下限より低くなる様な組
み合わせを選び、基板温度はこの二つの温度の間で自由
に選ぶことができる。この基板温度の選び方によって金
属から金属シリサイドの間の組成の物質を選択的に成長
させる餌ができる。第２図の工程の金属の選択成長に於
るキャリアガスはヘリウムや窒素を用いてもよい。また
ＣＶＤ装置はコールドウオールタイプでもよく、それぞ
れ常圧、減圧が可能である。またプラズマＣＶＤ装置で
もよい。また金属の選択的成長工程と金属表面のシリサ
イド化工程におけるＣＶＤの条件は一般に異なっていて
もよい。
１・・二酸化シリコン膜％２・・シリコ／基板、３　タ
ングステン、４・・・タングステンシリサイド、５・・
アルミニウム、６・・・Ｐ　８　Ｇ１１ｉ。
（７ｊｌ′υ代理人　弁理士　　則　近　憲　佑（ほか
１名） 第　　１　　図

Claims (3)

    【特許請求の範囲】
  1. （１）絶縁膜領域とシリコン領域またはシリコンを含む
    導体領域が露出して形成された半導体基板に対し、シリ
    コン領域またはシリコンを含む導体領域のヒに選択的に
    金属または金属シリサイドを被着する方法に於て、まず
    金属を選択的に被着し、次にその金属の表面を７リサイ
    ド化し、更にその表面に金属を選択的に被着し、またそ
    の表面をシリサイド化し、再びその表面に金属を選択的
    に被着する１徨を順次繰シ返す事により、必要な厚さの
    金属または金属シリサイド膜を選択的に形成する事を特
    徴さする金属及び金属シリサイド膜の形成方法。
  2. （２）前記金属及び金属シリサイド膜の形成方法に於て
    、金属膜の選択的形成工程及び金属膜表面のシリサイド
    化工程にそれぞれ金属ハロゲン化物及びシリコンと水素
    、塩素との化合物を反応ガスとして用いた気相成長（Ｃ
    ＶＤ）法を用いる事を特徴とする特許 び金属シリサイド膜の形成方法。
  3. （３）前記第２項記載のＣＶＤ法に用いる反応ガスに於
    て、それぞれタングステンまたはモリブデンの弗化物及
    びモノシランまたはジクロルシランまたはトリクロルシ
    ランまたはシリコンクロライド（４）前記第３項記載の
    ＣＶＤ法に於で、基板温度を２００”０〜５００℃の間
    に設定する事を特徴とする
JP57182180A 1982-10-19 1982-10-19 半導体装置の製造方法 Granted JPS5972131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57182180A JPS5972131A (ja) 1982-10-19 1982-10-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57182180A JPS5972131A (ja) 1982-10-19 1982-10-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5972131A true JPS5972131A (ja) 1984-04-24
JPH0410219B2 JPH0410219B2 (ja) 1992-02-24

Family

ID=16113735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57182180A Granted JPS5972131A (ja) 1982-10-19 1982-10-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5972131A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119750A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 半導体装置の製造方法
JPS60245149A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS61128521A (ja) * 1984-11-27 1986-06-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS61203671A (ja) * 1985-03-06 1986-09-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS6214424A (ja) * 1985-07-11 1987-01-23 Fujitsu Ltd 半導体装置の製造方法
JPS63250463A (ja) * 1987-04-08 1988-10-18 Ulvac Corp 金属薄膜形成方法
JPH02213127A (ja) * 1988-12-09 1990-08-24 American Teleph & Telegr Co <Att> 半導体集積回路デバイス金属部形成

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119750A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 半導体装置の製造方法
JPS60245149A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS61128521A (ja) * 1984-11-27 1986-06-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS61203671A (ja) * 1985-03-06 1986-09-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS6214424A (ja) * 1985-07-11 1987-01-23 Fujitsu Ltd 半導体装置の製造方法
JPS63250463A (ja) * 1987-04-08 1988-10-18 Ulvac Corp 金属薄膜形成方法
JPH02213127A (ja) * 1988-12-09 1990-08-24 American Teleph & Telegr Co <Att> 半導体集積回路デバイス金属部形成

Also Published As

Publication number Publication date
JPH0410219B2 (ja) 1992-02-24

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US5175017A (en) Method of forming metal or metal silicide film
JPH1064902A (ja) アルミニウム材料の成膜方法及び成膜装置
TW202208660A (zh) 用於改善介電選擇性的無氟鎢ald
JP2003526218A (ja) 傾斜薄膜
JPS5972132A (ja) 金属及び金属シリサイド膜の形成方法
JPS58177462A (ja) 高融点金属ケイ化物構造層の選択析出方法
JPH0548935B2 (ja)
JP2742590B2 (ja) 半導体装置の製造方法
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
US12305278B2 (en) Method of reducing titanium nitride etching during tungsten film formation
JPH10284717A (ja) 半導体デバイスの製造方法
JPH0410219B2 (ja)
JPS60117719A (ja) 半導体装置の製造方法
JPH05129231A (ja) 電極配線
JP3246046B2 (ja) 高融点金属膜の堆積方法
JPH05121648A (ja) プレーナ誘電体の作製方法
JPH03214734A (ja) 窒化チタン膜の形成方法
JPH04120725A (ja) 配線の形成方法
JP3027987B2 (ja) 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法
JPH05129300A (ja) 金属又は金属シリサイドの薄膜形成方法及び半導体装置の製造方法
JP2000040675A (ja) 半導体装置の製造方法およびそれによる半導体装置
JPH02188921A (ja) 高融点金属多層膜形成法
JPS6155776B2 (ja)
JPH07183250A (ja) コンタクト形成方法