JPS5975230A - シヤツタスピ−ド調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子シャッタにおける高速側シャッタスピー
ドを正確に設定するためのシャッタスピード調整回路に
関するものである。

従来例の構成とその問題点 従来よりシャッタ羽根の開閉動作を電磁マグネット等を
駆動源として動作側脚する電子シャッタは、種々のもの
が実用化あるいは提案さｎその大部分のものは、シャッ
タ羽根開用マグネットおよびシャッタ羽根開用マグネッ
トの二種類の電磁マグネノ）ｋ有し、被写体輝度を検出
する測光回路等の電気的な出力によって動作側（財）さ
ｎることにより、シャッタ機能を実現している。

一方、電子シャッタの主構成部材であるマグネットおよ
びシャッタ羽根には、下記の如くの特性が知らｎている
。

即ち、電磁マグネットには、動作信号が供給さｎてから
実際に正規の動作状態に達する１での間に遅ｎ時間のあ
ることが知らｎ１′また、シャッタ羽根も複数枚になる
と、羽根相互間の摩擦力が犬キ＜すってくることが知ら
ｎている。

このため、特に高速１１Ｉｌのシャッタスピードが設６
・・ 定さｎた時に、上述した電磁マグネットの遅ｎ１シャッ
タ羽根の摩擦により正確にシャッタ動作を行なうことの
できない場合が生じる恐ｎが多分にあり、従来はシャッ
タ羽根の駆動に関与するバネの付勢力を調整したり、１
だ現実にマグネットの動作を制（財）する信号を出力す
る測光回路の受光センサの種類ｅｆ化させたりしてシャ
ッタスピードの調整を行なう作業を電子シャッタの製造
時に行なっていた。

しかしながら、上記如くの調整作業は、バネの付勢力お
よびセンサの種類の調整という機械的手段によるもので
あり、信頼性に問題があると共に調整作業自体も、バネ
、センサの交換等わずられしいものとなっていた。

発明の目的 本発明は、電子シャッタにおける高速側シャッタスピー
ドの製造上の調整を問題の多い機械的手段ではナク、簡
単な構成で信頼性の高い電気的な手段で可能となしたシ
ャッタスピード調整回路を提供することを目的とする。

発明の構成 本発明によるシャッタスピード調整回路は、シャッタ羽
根開信号全シャッタ羽根開用マグネットの、駆動回路に
あらかじめ設定した所定時間遅１：、　−１−１７で供
給する遅延手段と、シャッタ羽根開信号が遅延手段を介
して、上記駆動回路に供給さｒした時点全基準として、
シャッタ羽根開閉用マグネット等の特性全考慮した任意
時間を設定すると共に、この任意時間をシャッタ羽根開
信号が遅延回路に供給さ７１７だ時点からの時間信号と
して出力する時間設定手段と、」二記時間設定手段によ
る時間信号により動作制胛さ扛、シャッタ羽根開用マグ
ネットの駆動回路全動作させるシャッタ羽根閉信号を出
力するシャッタスピード設定手段とを備え、シャッタ羽
根開用マグネットの駆動時期を上記時間設定手段、シャ
ッタスピード設定手段によってシャッタ羽根開信号に対
して独立して制御可能とする構成を有している。

実施例の説明 第１図は、本発明によるシャッタスピード調整回路の一
実施例を示すブロック図である。

図中、１は、シャッタ羽根開信号が入力さｎる端子、２
は、シャツタレリーズ端子に応じて、例えば各回路に電
源全供給する等の動作を行なうためのレリーズ信号が入
力さ扛る端子、３は、シャッタ羽根開用マグネット４を
駆動するための駆動回路全示している。５は、端子１に
シャッタ羽根開信号が供給さｎることにより、所定のク
ロックパルスＣ１の計数を開始、所定個数の計数が終了
した時、上記駆動回路３を動作せしめる第２のシャッタ
羽根開信号を出力する遅延手段であるカウンタ、６は、
カウンタ６内のクロックパルスＣ１の計数内容をあらか
じめ設定さｎた計数信号と比較し、例えば両者が合致し
た時に出力信号を発生することにより、カウンタ５と共
にシャツタ開信号が供給さｎてからの任意時間信号を形
成する時間設定手段全構成するコンパレータを示してい
る。

７は、上記のコンパレータ６のあらかじめ設定さｎた計
数信号を種々側（財）し、上記任意時間信号を可変する
複数個のスイッチ８１〜Ｓ４＋　インピーダ９べ　゛ ンス素子からなる時間訓１整手段であり、８は、コンパ
レータ６よりの出力信号により動作ぜしめらｎ１設定し
たいシャッタスピードに対応した時間経過後、シャッタ
羽根開用マグネット１ｏの駆動回路９を動作せしめるシ
ャッタ羽根閉信号を出力するシャッタスピード設定回路
をそｎぞｎ示している。

つぎに」−記如くの構成よりなる本発明によるシャッタ
スピード調整回路の動作について簡Ｊヤに述べる。今、
シャツタレリーズボタンの操作によりレリーズ信号が端
子２よジ供給さｎると、第１図中のシャッタ羽根開用マ
グネット４の駆動回路３および開用マダネ７）１０の駆
動回路９が動作準備状態になさｎると共に、図示してい
ない測光回路等の動作により絞り値の決定等が終了せし
めらｎｌついで、端子１よりシャッタ羽根開信号が入力
さｎｌこの信号はカウンタ５に供給さｎることになる。

カウンタ６は、シャッタ羽根開信号が供給さｎることに
より動作を開始し、クロックパルスＣ１の計数を行なう
と共に、その計数内容をコ１０＜−” ンバレータ６に供給する。また、クロックパルスＣ１’
（ｉ−所定数計数すると、シャッタ羽根開用マグネット
４の駆動回路３を動作せしめる出力信号全発生する。し
たがって、シャッタ羽根は、かかる時点よりシャッタ羽
根開用マグネット４等の特性にしたがった開口動作に移
行することになる。

一方、コンパレータ６は上記如くの動作を行なうカウン
タ５の計数内容を時間調整手段子によって、任意に設定
さｎ−た所定計数信号と比較し、例えば合致した時、シ
ャッタスピード設定回路８を動作せしめる出力信号を発
生する。

シャッタスピード設定回路８は、設定さｎだシャッタス
ピードに対応した時間の経過後、シャッタ羽根開用マグ
ネット１０の駆動回路９を動作せしめるシャッタ羽根閉
信号を発生する。

従って、シャッタ羽根は、かかる時点よりシャッタ羽根
開用マグネット１０等の特性にしたがった閉口動作に移
行することになる゛。

以上述べたような動作が、本発明によるシャッタスピー
ド調整回路の簡単な動作であり、詳しく１１ 述べる１でもないが、シャッタ羽根開用マグネット４と
シャッタ羽根開用マグネット１０ｉ１１、カウンタ５．
シャッタスピード設定回路８という独＼ｒした回路構成
により制岬さｎる駆動回路３および９によってその動作
が側斜さｎている。

したがって、カウンタ６が所定数のクロックパルスＣ１
′ｆｆ：計数し、シャッタ羽根開用マグネット４の駆動
回路３を動作せしめる時点を基準として、コンパレータ
６の出力発生時期を時間調整手段７の動作により、早め
たり遅らせたりすることにより、結果的に駆動回路３、
および駆動回路９、マグネット４，１００特性等による
シャッタスピードに対する誤差を吸収でさることになる
わけである。この点について、以下に詳しく述べるが説
明の便宜上、駆動回路３あるいは駆動回路９にそｎ。

ぞｎカウンタ５．シャッタスピード設定回路８よジ出力
信号が供給さｎて、実際にマグネット４あるいはマグネ
ット１ｏが駆動ぜらｎ、シャッタ羽根が移動を開始する
１での遅ｎ時間の関係を以下に示したＡ、　　Ｂ、　　
Ｃの三つの場合に分けて説明するＯ Ａ：シャッタ羽根の開口、閉口動作特性が優ｎており、
上記遅ｎ時間が短かく、略等しい場合。

Ｂ：シャッタ羽根の閉口動作時の遅ｎ時間へＴｃが開口
動作時の遅ｎ時間ΔＴｏより大きい場合。

Ｃ：シャッタ羽根の開口動作時の遅ｎ時間へＴ。

が閉口動作時の遅ｎ時間ΔＴｃより大きい場合。

なお、上記如くの判断は、シャッタ機構に介した光の通
過状態をシャッタ羽根開信号および閉信号発生時におい
て調べｎば、簡単に判断です、またそｎぞｎの遅ｎ時間
量も所定輝度に対する理論−にのシャッタスピードと実
際のシャッタスピードとを比較すｒＬは、簡単に得ら扛
ることは詳しく述べるまでもない。

１ずＡの場合について述べる。この場合はシャッタ羽根
の開閉動作が優ｎていると仮定、即ち、駆動回路３，９
にそｆぞｎカウンタ５．シャッタスピード設定回路８か
ら出力信号が供給さｎｎば、短かく略等しい遅ｎ時間で
シャッタ羽根は開口、および閉口を開始するわけである
から、シャッタ　３ 羽根開信号とシャッタ羽根閉信号とを設定シャッタスピ
ードに直接関連づけて出力してやｎ、ばＪ：いことにな
ジ、第１図に示した回路においては、カウンタ５が駆動
回路３に出力信号を供給すると同時にコンパレータ６か
らもシャッタスピード設定回路８に動作信号を出力でさ
るように時間設定手段７を構成しておけばよいことにな
る。

上記如くの動作状態を各回路の電気信号波形、およびシ
ャゲタ羽根の開閉動作図で示すと、第２図のようになる
ことは明らかである。

なお、第２図において」：述してきたカウンタ５の所定
計数値は、８個として記載しまた時点ｔはシャッタ羽根
開信号のカウンタ５への供給時点とする。

即ち、第２図Ｇ）に示したようなりロックパルスを８個
計数した時、第２図仲）の如くの出力信号をカウンタ５
は出力し駆動回路３に供給し、同時に第２図ハのような
出力信号全コンパレータ６よりシャッタスピード設定回
路８に供給するわけである。

１４゛量゛ シャッタスピード設定回路８は、コンパレータ６よりの
信号供給によジ第２図（→に示すように即座に設定シャ
ッタスピードＴｉ形成しはじめ、Ｔが形成でさ几ば、第
２図（ホ）のようなシャッタ羽根閉信号を駆動回路９に
供給することになる。

したがって、シャッタ羽根の実際の動きは第２図（ハ）
に示したように同図Ｃ口）の信号が出力さｎてから短か
い遅ｎ時間ΔＴｏだけ遅１て開口を開始し、同図ホの出
力信号が供給さｎるまで開口を維持し、同図ホの信号が
供給さｎると、ΔＴｏと略等しい遅ｎ時間ΔＴｃだけ遅
ｎて閉口することになり、係る動作によって設定シャッ
タスピードＴがシャッタ羽根によって設定さｎることに
なるわけである。

つぎにＢの場合について述べる。この場合、上述した人
の場合のようにカウンタ５とコンパレータ６の出力発生
時期を同時に行なうと、シャッタ羽根の閉口動作時の遅
ｎがシャッタスピードに直接影響し、どうしても設定ス
ピードＴよりも得ら扛るスピードが遅くなってしまうこ
とが考えらｎる。

１５ しかしながら、本発明のシャッタスピード１周整回路に
あっては、カウンタ５の出力発生時期Ｃ４１、例えば前
述した場合であると、シャック羽（」（開信号が供給さ
ｒしてからクロックパルスを８個記数する時間だけ遅延
さｎていることから、コンパレータ６も８個計数する間
、出力発生は遅延さｎ、でいたが、８個記数し終える才
でに出力を発生せしめることも可能となっている。

即ち、カウンタ５の出力発生時期よりコンパレータ６の
出力発生時期を〒ぬることが時間調整手段７の設定によ
り可能であり、かかる如くにすると、シャッタ羽根の閉
口動作時の遅ｎｆ時間吸収でさることになるわけである
。

即ち、時間調整手段７によるコンパレータ６の動作時期
を例えばカウンタ６が３個のクロックパルスを計数した
時に設定すると、第１図の構成は第３図で示した如くの
出力状態およびシャッタ羽根の開閉動作を行なうことに
なる。

い１、シャッタ羽根開信号が端子１よジ供給さγＬると
、カウンタ５は第３図（イ）の如くのクロックパルスＣ
１の計数を開始し、例えば先の場合と同様に８個計数し
た時点で第３図（０１に示した如くの出力信号を発生し
、駆動回路３に供給する。

一方、カウンタ５の計数内容ハ、コンハレータロにも供
給さｎており、コンパレータ６は上記計数内容を時間調
整手段７によって設定さｆ−た所定計数信号を比較する
。

ここで、上記時間調整手段７による設定所定計数信号を
第２図の場合には８個であったが、この場合、閉口動作
時の遅ｎ時間を考慮して３個としているため、コンパレ
ータ６は第３図（ハ）の如くカウンタ６が３個のクロッ
クパルスＣ１ｉ計数した時に出力信号を発生し、シャッ
タスピード設定回路８に供給することになり、シャッタ
スピード設定回路８は第３図ｅ・）の如くの出力信号の
供給により動作を開始し、同図（ニ）の如くの設定シャ
ッタスピードＴに対応した時間信号を形成し、形成終了
時点で同図ホの如くの出力信号を駆動回路９に供給する
。

したがって、第２図に示した状態における駆動１７ベ　
″ 回路３および駆動回路９の制（財）タイミングに比べて
、駆動回路９の側脚タイミング、即ち、第３図体）で示
したシャッタスピード設定回路８よジのシャッタ羽根閉
信号の出力時期が早くなることになる。

上記の如くの動作タイミングは、遅ｎ時間が短かい第２
図で説明した如くの場合には、開口開始後、設定シャッ
タスピードに対応する時間Ｔを経過せずに閉口動作に移
行することになる不都合を生じるが、先にも仮定してい
るようにこの場合、閉口動作時の遅ｎ時間ΔＴｃが開口
動作時の遅ｎ時間ΔＴｏより太きいわけであり、実際の
シャッタ羽根の開閉動作は、第３図（へ）に示した如く
、同図口のカウンタ６の出力信号による駆動回路３．シ
ャッタ羽根開用マグネット４の動作によりΔＴｏなる短
かい遅ｎ時間を経て開口を開始し、同図（句のシャッタ
スピード設定回路８のシャッタ羽根閉信号による駆動回
路９．開用マグネット１ｏの動作によジΔＴｃなる長い
遅ｎ時間を経て、閉口動作に移行することになる。

１８べ　２・ この時、コンパレータ６の出力発生時がΔＴｏヲ考慮し
たものであるから、上記開閉動作は設定シャッタスピー
ドＴにしたがっていることは明らかである。

即ち、開閉動作時の遅ｎ時間のΔＴｏ＜ΔＴｃ　　なる
関係がコンパレータ６の出力発生時期を制御し、シャッ
タ羽根閉信号の発生時期をカウンタ５の出力発生時期に
対して遅ｎ時間ΔＴｏヲ考えて制（財）することにより
、見かけ上ΔＴｏ−ΔＴｏなる関係に調整さｎることに
なるわけであり、装置としてみｌｔ’Ｌば、シャッタス
ピードの調整が行なわｎたことになるわけである。

つぎにＣの場合について述べる。この場合は、第３図で
説明した場合とは遅ｎ時間の関係が開口時の方が大きい
ΔＴｏ＞ΔＴｃ　　となジ逆関係であることから、コン
パレータ６の出力発生時期を先の場合とは逆に、カウン
タ６の出力発生時期より遅らせる如く時間調整手段７に
よる時間調整を行なりでやｎはよいことになる。

即ち、開口動作時の遅ｎをないものとみなせる１９ 如くになしでや几ばよい。例えば、い寸）１旧］１１？
ｊの遅ｎ時間ΔＴｏがクロックパルス５個分の遅ｆ１．
時間であったとすると、カウンタ５が１３個のクロック
パルスＣ１−ｉ計数した時にコンパレータ６が出力信号
を発生する如くになしでやｒ＋、　ｉｔ：　Ｊ：い。係
る動作状態を第２図、第３図と同様に図示すると第４図
の如くとなり、この場合、シャッタスピード設定回路８
の動作が開口動作におけるクロックパルス５個分の遅へ
時間ΔＴｏｅ考慮して行なわｎていることがわかる。

即ち、コンパレータ６の出力発生時期がクロックパルス
８個を計数して動作状態になさ几る駆動回路３の動作開
始時期より遅ｎ時間へＴｏ経過した時期に設定さ１．で
いることから、遅ｎ１時間が見かけ上なくなったと考え
ることがでさるわけであり、勿論、実際のシャッタ羽根
の動作は、第４図に）に示したように設定シャッタスピ
ードＴにしたがった動作となる。

以Ｊ：酬十枦本発明によるシャッタスピード調整回路の
動作および調整原理について筒中に述べたが、説明中に
おける時間調整手段７は、４つのスイッチ８１〜Ｓ４の
状態による４ビット信号を出力何月、即ち遅ｎ、詩間の
性質、量によって任意に設定可能な計数信号として使用
しているが、複数個のスイッチを使用せずに例えば破紳
で示したような１個の７フトスイノチとカウンタ、レベ
ルシフタからなる信号形成手段をも利用でさることはい
う壕でもない。

つぎに本発明によるシャッタスピード調整回路の一具体
例について第６図を参照して説明する。

第５図中、第１図と同図番のものは同一機能を有する回
路あるいは手段であり、図番１１はシャッタ羽根開信号
の供給により、図中＋、Ｆ、Ｆ、回路Ｆ２〜回路全２〜
Ｆ７ヲリセノトト回路を示している。

以下第５図に示した回路の動作について第６図に示した
図中の一＆　Ｆ、　Ｆ、等の回路素子の出力波形図と共
に説明する。

い１、図示していないシャツタレリーズボタンの操作に
よって第６図（つの如くのシャッタ羽根開信号が時点ｔ
１で供給さγしると、端子１が時点ｔ１で２１・ で高レベル（以下、Ｈと記す）となり、リセット回路１
１であるＤＦＦ回路の出力Ｑ１．（ｈは、インバータ１
１ａにより、第６図（ロ）に示したシャッタスピード調
整用の基飴クロックＣ１の立ち上が９時点ｔ２で反転−
し、そ１．ぞｎ高レベルＨ７低レベル（以下、Ｌと記す
）に設定さｎる。

この結果、Ｄ、Ｆ、Ｆ、回路Ｆ１の出力Ｑ１により遅延
時間等を設定するための時間調整用のカウンタ６丁 を構成する−１）、、Ｆ、Ｆ、回路Ｆ３〜Ｆ６、お」こ
び駆動回路３を構成するり、　Ｆ、　Ｆ、回路Ｆ２のリ
セット動作が行なわγＬる。（ｈ　Ｆ、　Ｆ、回路Ｆ５
〜Ｆ６はリセットさｆすると、丁 インバータ６１ヲ介して＆　Ｆ、　Ｆ、回路Ｆ３のタイ
ミング端子Ｔ３に供給さ扛るクロックＣ１により動作１
１ｔｌｌ　Ｗｌｌさｎることになる。

即ち、８１．Ｆ、Ｆ、回路Ｆ４ＩＦ５．Ｆ６のタイミン
グ端子Ｔ４ＩＴ５！Ｔ６はそ１．ぞｎ前段（７）”Ｅｋ
　Ｆ、　Ｆ、回ｉＭノ出力端子Ｑ３．Ｑ４．Ｑ５と接続
さｎ、でおり、例えば首下 令Ｆ、Ｆ、回路Ｆ３〜Ｆ６がそ扛ぞｎのタイミング端子
Ｔ３〜Ｔ６に立ち上がり信号が供給さ１．た時、出力状
態を反転させるタイプのものであるとすると、２２べ　
゛ 第６図（・９に示したＤＦＦ回路Ｆ１の出力端子娼の状
態がＬに反転し、リセット動作が行なわ′ｉ′した時点
ｔ２以降におけるクロックＣ１が立ち下がった時点ｊ３
＋ｊ４＋ｔ５・・・・・・ｔｎにおいて、インバータ６
１にＴ。

より立ち上がり信号が得らｎるためセＦ、　Ｆ、回路Ｆ
３帖カ状態ヵ８反よ動イ、ヶ行ヶい、ッ後−２ｍＦ、Ｆ
、回あ作における立ち上がり時点において、反転動作を
行なうことになる。

かかる反転動作の関係を示すと、第６図（ニ）、（ホ）
。

ｔ”−＞、　　Ｃト）の如くの関係となる。

工 ここで、伽Ｆ、Ｆ・回路Ｆ６ヲみると、その出力端子そ
の出力状態を反転することになる。

丁 即ち、第６図（チ）に示した如くの０２７回路Ｆ６の出
力端子Ｑ６の出力信号の立ち上がｖ時点ｔ１０において
、同図（す）の如（Ｄ、Ｆ、Ｆ、回路Ｆ２の出力端子Ｑ
２の状態は、例えばＨからＬへ反転せしめらｎる。

２３ Ｄ、ＦＦ回路Ｆ２の出力端子７５．２の反転動作ｒｌ：
、例えばＡＮＤ回路Ａ＋ｅ介してシャッタ羽根開用マグ
ネット４に伝達さｎｌ　このマグネット４をシャッタ羽
根の開口動作が開始する如くに制σｉｌすることになる
ことはいう丑でもない。

したがって、第５図に破線で囲んだように上記り、　Ｆ
、　Ｆ、回路Ｆ２およびＡＮＤ回路Ａ１は、シャッタ羽
根開用マグネット４の駆動回路３ということができる。

なお、いう１′Ｔ１″もないが、上記如くのり、　Ｆ、
　Ｆ、回路Ｆ２の反転動作が行なわｎる時点ｔ１０は、
工 ４　Ｆ、　Ｆ、回路Ｆ３〜Ｆ６のリセットがなさｎる時
点ｔ２玉 全基準に考えると、Ｔｈ　Ｆ、　Ｆ、回路Ｆ３に供給さ
ｎる第６図（ロ）に示したクロックＣ１の８個目のパル
スの立ち下がり時点と一致することは明らかであり、工 Ａ−Ｆ、　Ｆ、回路Ｆ３〜Ｆ６からなるカウンタが８個
のクロックＣ１を計数した時点ということができる。

　　Ｔ 一方、第６図（→〜（ト）で下したセＦ、Ｆ回路Ｆ３〜
Ｆ６の出力端子Ｑ３〜ｑ６は図面からも明らかなように
ＥＸＮＯＲ回路Ｒ１回路Ｒ１及Ｒ４子に供給さｎている
。

ＥＸＮＯＲ回路Ｒ１回路Ｒ１及Ｒ４ぞＲ２つの入力端子
を有しており、この二つの入力端子に供給さｆｌ、る入
力信号のレベルが等しい時、出力端子よりＨの出力信号
全発生する如くに動作するものである。

工 ｔｉ、ＥＸＮＯＦ１回ｆｆｒ　Ｒ１〜Ｒ４（７）　ｂ、
　Ｆ、　Ｆ、　回路Ｆ５〜Ｆ６と接続さｎていない入力
端子は、図面からも明らかなように時間調整手段７のス
イッチ群５ＷｉＳＷ４を介して電源と接続さｎている。

即ち、時間調整手段７と接続さｎている入力端子は、ス
イッチＳＷｉ〜ＳＷ４のオン、オフによ！ｌｌＨ，Ｌの
どちらかのレベルに維持さｎることになる。したがって
、工 ＥＸＮＯＲ回路Ｒ４回路４　（Ｄ　出力状態は、Ａｉ　
Ｆ、　Ｆ、　回路Ｆ３〜Ｆ６のそｎぞ几の出力端干す３
〜り６の状態に対応した反転動作を行なうことになる。

なお、時間調整手段７のスイッチＳＷｉ〜ＳＷ４のオン
、オフ状態は、上記ＥＸＮＯＲ回路Ｒ１〜Ｒ４と−＆Ｆ
、Ｆ、回路Ｆ３〜Ｆ６との対応関係を制御するもの、即
ち、ＥＸＮＯＲ回路Ｒ１回路Ｒ１及Ｒ４作を開始する動
作タイミングを制（財）するものとなるこ　６ とはいう１でもなく、例えばスイッチＳＩＮ〜ＳＷ４が
全てオンとなさｎているとさのＥＸＮＯＲ回路Ｒ１回路
Ｒ１及Ｒ４態を示すと、第６図Ｃ３ｚ）ｒ　Ｑす、　（
ｉ）ν（ワ）の如くとなる。

かかるＥＸＮＯＲ回路Ｒ１回路Ｒ１及Ｒ４号は図面から
も明らかなようにＮＯＲ回路Ｒ５に全て入力さｒｔｃお
ジ、コノため、ＮＯＲ回路Ｒ５は、ＥＸＮＯＲ回路Ｒ１
回路Ｒ１及Ｒ４になった時にＨとなり、第６図（ト）〜
（ワ）で示したＳＩＮ〜ＳＷ４が全てオン状態の場合、
第６図り）の如くの動作状態、即ち、時点ｔ１１から時
点ｊ＋２’ＥでＨ信号を出力する如くの動作との出力端
子Ｑ、、が、第６図（ヨ）に示したようにＨとなり、タ
イマー回路８１が設定シャッタスピードＴを・決定する
べく、動作を開始することになる。

の計数状態とスイッチＳＷｉ〜８１１４の制（財）に、
１：って設定さｎた状態とが合致した時に出力信号をシ
ャ２　６−’　　： ノタスピード設定回路８に供給するコンパレータ６を形
成しているわけである。

ところで、先に第４図で説明した状態、即ち、シャッタ
羽根の開口動作時の遅ｎ時間Δｔｏが閉口動作時の遅ｎ
時間Δｔｃよジ太キく、例えばクロックパルスＣ１５個
分だけ長い場合を考えてみると、第４図においても説明
したが、カウンタ５が、基準の計数８個に加えて５個の
クロックパルスＣ１を計数した時に、上述したＥＸＮＯ
Ｒ回路Ｒ１回路Ｒ１及Ｒ４ＯＲ回路Ｒ５からなるコンパ
レータ６がＨ信号を出力踵シャッタスピード設定回路８
を動作ゼしめｎばよいわけである。

したがって、第６図ｃ図〜（ワ〕に示したＩ！：ｌＮＯ
ＲＮＯＲ回路Ｒ１〜Ｒ４を第６図（ロ）に示したクロッ
クＣ１が時点ｔ１以降１３個出力さｌｒＬ、た時に全て
、Ｌになる如くにスイッチ３１１〜ＳＷ４の状態を制（
財）する必要がある。

一方、第６図（ト）〜（ワ〕で示したＥＸＮＯＲ回路Ｒ
１回路Ｒ１及Ｒ４、時間調整手段７を構成するスイッチ
ＳＩＮ〜ＳＷ４がオン状態にある時の状態であり、２７ 例えば全てオフ状態になさｎると、そｎ、ぞ扛のＩ）ｚ
態は反転することになることはいう寸でもない。

そこで、クロックＣ１が１３個出力さｎ、て、時点ｔ１
３におけるＥｘＮＯＲ回路Ｒ１回路Ｒ１状Ｒ４みてみる
と、図示した全てオンの場合、ＥＸＮＯＲ回路Ｒ２だけ
がＨとなっている。

このため、このＥＸＮＯＲ回路Ｒ２の出力だけ全反転さ
せてやＩｆ”１．ばＥＸＮＯＲＸＮＯＲ回路Ｒ１全Ｒ４
出力がＬとなり、ＮＯＲ回路Ｒ５よりＨ信号全出力″′
ｒ：き、第４図でも説明したようにシャッタスピード設
定回路８を見かけ上、遅ｎ時間をなくした状態で動作せ
しめることが可能となる。

即ち、先の第４図で説明したようにシャッタスピード調
整状態を得る場合、第５図の実施例においては時間調整
手段７を構成するスイッチＳＷ１〜ＳＷ２の内、ＳＷ２
だけオフで、残！ｌｌヲオン状態になしてやｒＬばよい
ことになり、このようなスイッチ状態に設定すると、第
６図（句中に破線で示したように時点ｔ１５から時点ｔ
ｌまでＮＯＲ回路Ｒ５は、Ｈ信号を出力することになる
。

さて、第６図（ヨ）の如くの出力信号が得らｎると、出
カイ言号を出力し、この出力により１シャッタ羽根閉用
マグネット１ｏが動作側（財）さｎることになる。

上記如くの動作における実際のシャッタ羽根の移行動作
を示すと、第６図（ツ〕のようになることはいう寸でも
ない。

即ち、フロックパルスミ１ｉｓ個計数した時点ｔｏｏに
おける第６図（す）に示したり、　Ｆ、　Ｆ、回路Ｆ２
の出力信号によって、ＡＮＤ回路Ａ１は第６図しの如く
にその出力信号が反転するため、この反転信号によりシ
ャッタ羽根開用マグネット４は駆動制御さｎ１シャッタ
羽根は、１ず時点ｔ１０より大きな遅ｎ時間ΔＴｏｉ経
て第６図（ツ）に示したように開口動作を開始すること
になる。

次に、シャッタスピード設定回路８のタイマー回路８１
の第６図（りに示した如くの出力信号により、駆動回路
９のＡＮＤ回路Ａ２が時点ｔ１５で第６図（７）　９ のように反転動作を行なうため、この反転動作によりン
ヤノタ開用マダネソト１０は駆動側脚さするため、シャ
ッタ羽根は時点ｔ１５よジ小さい遅１゜時間へＴｃを経
て、第６図（ツ）に示したように閉Ｉ−１動作を行なう
こと虻なるわけである。

発明の効果 以上述べてさたように、本発明は、電子シャッタにおけ
るシャッタ羽根の開口動作をシャッタ羽根開信号が得ら
ｎだ後、あらかじめ設定しである基準時間遅らせて、シ
ャッタ羽根開用マグネットの駆動回路に伝達する電気的
な構成と、シャッタ羽根開閉用マグネットの特性等を考
慮して、シャツ゛り羽根開用マダネットの駆動回路の動
作開始ＩＲＩ期を、上記基準時間を基にして」−記シャ
ッタ羽根開信号に対して独立して設定する電気的な構成
、即ち、カウンタコンパレータ、時間制を手段、　シャ
ッタスピード設定回路等を備えており、に６速１＋１１
１シャッタスピードの調整を電気的な手段によ−・て可
能となしたものであり、簡単な構成で信頼１’ｌの高い
シャッタスピード調整回路を提供することが３０　　　
゛ でき、極めて実用価値の高いものである。

【図面の簡単な説明】 第１図は本考案によるシャッタスピード調整回路の一実
施例を示すブロック図であり、第２図。 第３図および第４図は、本発明によるシャッタスピード
調整回路の任意の動作状態を示す波形図とその時のシャ
ッタ羽根の動作特性図全示し、第５図は本発明によるシ
ャッタスピード調整回路の一具体例を示す電気回路図、
第６図はシャッタ羽根の動作特性図を含む第５図に示し
た各回路素子の動作波形図である。 ３・・・・・シャッタ羽根開閉マグネット回路、４・・
・・・・シャッタ羽根開用マグネット、６・・・・・・
カウンタ、６・・・・・・コンパレータ、７・・・・・
・時間調整手段、８・・・・・・シャッタスピード設定
回路、９・・・・・・シャッタ羽根開用マグネット駆動
回路、１０・・・・・・シャッタ羽根開用マグネット。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第　
１　図 第２図 Ａ　Ｔｏｌｌ　Ｔｃ Ｔ：　言え定おでノクズピ十 ΔＴｏｊ閏ロ時φメｒ本畔開 ４：関口眸ｑ律時間 第３図 ■、゛オし定シャヅクヌヒ０−ド ΔＴｏ：闇ロＦ１６−還れ時間 ６丁Ｃ：　閏１：ｆｆす切アｉｉ峙藺 第４図 Ｔ　：　左之Ａ１ぶり２スヒ一ド・ ４ル：閾ロ暗−浬中時間 ’Ｔｃ：閏ロ峙ｊΔ迦（時間

Claims (6)

【特許請求の範囲】
1. （１）　　ンヤノタ羽根、該シャッタ羽根の開閉動作を
   制（財）する電磁マグネット、該電磁マグネットの駆動
   回路等から構成さｎる電子シャッタにおけるシャッタス
   ピード調整回路であって、シャッタ羽根開信号が供給さ
   ｎた第１の時点より計時動作を開始して所定時間を設定
   し、前部シャッタ羽根開信号をシャッタ羽根開用マグネ
   ットの駆動回路に前記所定時間経過後の第２時点にて供
   給する遅延手段と、前記第２の時点を基準とした前記電
   磁マグネットの特性等による前記シャッタ羽根の動作遅
   ｆ時間に対応した時間を、前記第１の時点からの時間信
   号として任意に設定できる時間設定手段と、前記時間設
   定手段が設定した任意時間の経過後の第３の時点より動
   作を開始し、所望のシャッタスピードに対応した時間経
   過後の第４の時点で、シャッタ羽根閉２ベー〕′ 信号をシャッタ羽根開用マグネットの駆動回路に供給す
   るシャッタスピード設定手段とを備え、前記シャッタ羽
   根開用マグネットの駆動時期である第４の時点を前記時
   間設定手段、シャッタスピード設定手段によって、前記
   シャッタ羽根開信号が得らｎる＠１の時点に対して独立
   せしめ、前記時間設定手段の任意の時間設定により前記
   動作遅ｎ時間を見かけ上なくすよう、前記シャッタ羽根
   の開閉動作を制御□□し、シャッタスピードの調整を行
   なうことを特徴とするシャッタスピード調整回路。
2. （２）遅延手段は、シャッタ羽根開信号が供給さｎるこ
   とにより、所定のクロックパルスのパルス数を計数し、
   所定計数値を計数した時にシャッタ羽根開用マグネット
   の駆動回路を動作せしめる出力信号を出力するカウンタ
   である特許請求の範囲第１項に記載のシャッタスピード
   調整回路。
3. （３）時間設定手段は、シャッタ羽根開信号が供給さｎ
   ることにより所定のクロックパルスのパルス数全計数す
   るカウンタと、任意に操作できるスイッチ手段を含み、
   前記スイッチ手段の：１ｉｌｌ　１１１１状態によって
   所定計数値全設定でさる時間ｉｆ！Ｊ整手段と、前記カ
   ウンタの計数内容と１’＋ｉｌ記日、゛Ｊ″間調整手段
   の所定計数値とを比較し、前記計スタ内容と前記任意に
   設定される所定計数値とが−・致した時にシャッタスピ
   ード設定手段を動作せしめタスピード調整回路。
4. （４）　　カウンタは、所定のクロックパルスがタイミ
   ング端子に供給さ几る初段の＆Ｆ、Ｆ・回路と、前記初
   段の極Ｆ　、　Ｆ・回路の出力を含むそ几ぞｎの出力を
   次段の−１１）＝、Ｆ、Ｆ、回路に供給する中間の＋、
   Ｆ、　Ｆ。 回路群と、前記色Ｆ−Ｆ・回路群の終段の出力がタイミ
   ング端子に供給さｎ、出力信号をシャッタ羽根開用マグ
   ネットの駆動回路に供給する最終段の執Ｆ、　Ｆ、回路
   とから形成さｎるシャッタ羽根開信号によって、リセッ
   トさｎる複数個のへＦ、Ｆ。 回路による分周回路である特許請求の範囲第１項に記載
   のシャッタスピード調整回路。
5. （５）時間調整手段は、任意側（財）の可能な複数個の
   スイッチ手段と、該スイッチ手段のそｎぞｎｆ介して電
   源と接続さｎるインピーダンス素子とからなり、前記複
   数のスイッチ手段の状態により複数ビットのデジタル信
   号を形成するものである特許請求の範囲第３項に記載の
   シャッタスピード調整回路。
6. （６）　　コンパレータは、時間調整手段により高レベ
   ル、あるいは低レベルのどちらか一方に維持さｎる第１
   の入力端子群と、クロックパルスを分周した分周比の異
   なる複数の分周出力が供給さｎる第２の入力端子群とを
   一対づつ備えた複数４７）ＥＸＮＯＲ回Ｍと、このＥＸ
   ＮＯＲ回路ノソｎぞｎの出力が全て供給さ几るＮＯＲ回
   路とからなる特許請求の範囲第３項または第５項に記載
   のシャッタスピード調整回路。