JPS5977366A - 紫外線消去形プログラマブル読出し専用メモリ装置の試験方法 - Google Patents
紫外線消去形プログラマブル読出し専用メモリ装置の試験方法Info
- Publication number
- JPS5977366A JPS5977366A JP57188551A JP18855182A JPS5977366A JP S5977366 A JPS5977366 A JP S5977366A JP 57188551 A JP57188551 A JP 57188551A JP 18855182 A JP18855182 A JP 18855182A JP S5977366 A JPS5977366 A JP S5977366A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- write
- memory
- programmable read
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はフローティングゲート・アバランシェ自イン
ジェクションＭＯ８（ＦＡＭＯ８）構造の紫外線消去形
プログラマブル読出し専用メモリ（ＰＲＯＭ）の試験方
法に関するものである。
ジェクションＭＯ８（ＦＡＭＯ８）構造の紫外線消去形
プログラマブル読出し専用メモリ（ＰＲＯＭ）の試験方
法に関するものである。
ＦＡＭＯ８は一般にメモリセルがマトリクス状に配置さ
れ、任意のアドレスを指定するアドレス信号をアドレス
デコーダでデコードし当該アドレス線を選択駆動してデ
ータの書き込みまたは記憶データの読み出しを行なうも
のであることは周知であるので、これ以上説明の要はな
いと考える。
れ、任意のアドレスを指定するアドレス信号をアドレス
デコーダでデコードし当該アドレス線を選択駆動してデ
ータの書き込みまたは記憶データの読み出しを行なうも
のであることは周知であるので、これ以上説明の要はな
いと考える。
さて、このようなＦＡＭＯ８の動作試験には、そのすべ
てのアドレスについて順次書き込みおよび読み出しを行
なう必要がある。そして確実に書き込みができるための
ＦＡＭＯ８の規格書き込みパルスの時間幅を５０ｍ５ｅ
ｃとすると、従来の動作試験では各アドレスについて５
０ｍ５ ｅ ｃの幅の書き込みパルスを用いていた。従
って、書き込み試験時間は、５０ｍ５ｅｃとメモリサイ
ズとの積となる。例えば、メモリ容量が８ｋＸ ８ｂｉ
ｔの場合には約４００秒もかかることにな、ｊ９、ＦＡ
ＭＯ８のメモリ容量の増大に伴なって、ますます長い試
験時間が必要となる。
てのアドレスについて順次書き込みおよび読み出しを行
なう必要がある。そして確実に書き込みができるための
ＦＡＭＯ８の規格書き込みパルスの時間幅を５０ｍ５ｅ
ｃとすると、従来の動作試験では各アドレスについて５
０ｍ５ ｅ ｃの幅の書き込みパルスを用いていた。従
って、書き込み試験時間は、５０ｍ５ｅｃとメモリサイ
ズとの積となる。例えば、メモリ容量が８ｋＸ ８ｂｉ
ｔの場合には約４００秒もかかることにな、ｊ９、ＦＡ
ＭＯ８のメモリ容量の増大に伴なって、ますます長い試
験時間が必要となる。
かといって、荒き込み試験時間を短縮するために、単純
に二様に裂き込みパルス幅を狭くすると、良品であるべ
きＦＡＭＯ８を不良と判定する可能性がある。
に二様に裂き込みパルス幅を狭くすると、良品であるべ
きＦＡＭＯ８を不良と判定する可能性がある。
この発明は以上のような点に鑑みてなされたもので、規
格書き込みパルス幅以下のパルス幅の■゛き込みパルス
で各アドレス毎に必喪回数書き込み読み出しを行なうよ
うにすることによって、ＦＡＭＯ８の■き込み試験時間
を短縮する方法を提案するものである。
格書き込みパルス幅以下のパルス幅の■゛き込みパルス
で各アドレス毎に必喪回数書き込み読み出しを行なうよ
うにすることによって、ＦＡＭＯ８の■き込み試験時間
を短縮する方法を提案するものである。
図はＦＡＭＯＥＩの製品別の智き込みパルス幅とＰＪ［
を深さ゛まで明き適寸′れる１）ｉｔ数との関係を概念
的に示す図で、製品間で曲線（イ）、（ロ）のように異
なるのは勿論、１つの製品の内でもｂｉｔ毎にバラツキ
があり原理的には正規分布を示す０そして規格書き込み
パルス幅（例えば５０ｍ５）ですべてのｂｉｔに正確に
省き込める製品は良品として出荷されるのである。そし
て、図の分布曲線に示すように５０ｍ５θＣ（規格値５
０ｍθｅｃの場合について説明する０）より十分短いパ
ルス幅で書き込める１）ｉｔも数多くある。この発明で
は以上の点に着目して、短いノくルス幅で各アドレスの
賽き込み試験を行ない、それで１き込みが完了すれば、
次のアドレスの試験に移行する。短いパルス幅での１回
の１き込み操作で誓き込みが不十分のときは複数回の有
キ込み操作を行ない、当該アドレスについての１き込み
。
を深さ゛まで明き適寸′れる１）ｉｔ数との関係を概念
的に示す図で、製品間で曲線（イ）、（ロ）のように異
なるのは勿論、１つの製品の内でもｂｉｔ毎にバラツキ
があり原理的には正規分布を示す０そして規格書き込み
パルス幅（例えば５０ｍ５）ですべてのｂｉｔに正確に
省き込める製品は良品として出荷されるのである。そし
て、図の分布曲線に示すように５０ｍ５θＣ（規格値５
０ｍθｅｃの場合について説明する０）より十分短いパ
ルス幅で書き込める１）ｉｔも数多くある。この発明で
は以上の点に着目して、短いノくルス幅で各アドレスの
賽き込み試験を行ない、それで１き込みが完了すれば、
次のアドレスの試験に移行する。短いパルス幅での１回
の１き込み操作で誓き込みが不十分のときは複数回の有
キ込み操作を行ない、当該アドレスについての１き込み
。
パルス幅の累計が５０ｍ５ｅｃに達するまでに書き込み
が完了すれば、更に次のアドレスの試験に移行する。こ
のようにしてＦＡＭＯ８の全アドレスについて省き込み
を完了できれば、その製品は良品とする。万一、書き込
みパルス幅の累計が５０ｍ５θＣに遅するまで繰返しも
、書き込みが不十分のセルが存在する場合には不合格品
とする。
が完了すれば、更に次のアドレスの試験に移行する。こ
のようにしてＦＡＭＯ８の全アドレスについて省き込み
を完了できれば、その製品は良品とする。万一、書き込
みパルス幅の累計が５０ｍ５θＣに遅するまで繰返しも
、書き込みが不十分のセルが存在する場合には不合格品
とする。
このように、することによって、全アドレスについてそ
れぞれ５０ｍ５ｅｃのパルス幅で書き込み試験を行なっ
ていた従来の方法よ゛りも大幅に所要時間を短縮でべろ
ことは科易に理解できるであろう。
れぞれ５０ｍ５ｅｃのパルス幅で書き込み試験を行なっ
ていた従来の方法よ゛りも大幅に所要時間を短縮でべろ
ことは科易に理解できるであろう。
以上説明したようにこの発明では各アドレスについて規
格病き込みパルス幅以下のパルス幅の書き込みパルスを
用いて、そのパルス幅の累計か上記規格病き込みパルス
幅に達するまでの範囲で正常の曹き込みが行なわれるま
で、繰返し省き込み試験を行なうようにしたので、試験
所喪噺間を大幅に短縮できる。
格病き込みパルス幅以下のパルス幅の書き込みパルスを
用いて、そのパルス幅の累計か上記規格病き込みパルス
幅に達するまでの範囲で正常の曹き込みが行なわれるま
で、繰返し省き込み試験を行なうようにしたので、試験
所喪噺間を大幅に短縮できる。
図はＦＡＭＯ８の製品別の書き込みパルス幅と所要深さ
１で・１き込まれるビット数との関係を概念的に示す図
である。 代理人 葛 野 信 −（外１名）１き込ｂ）Ｘ＠
ルス１隔 −−一−
１で・１き込まれるビット数との関係を概念的に示す図
である。 代理人 葛 野 信 −（外１名）１き込ｂ）Ｘ＠
ルス１隔 −−一−
Claims (1)
- ＋１１ 所定の規格書き込みパルス幅を有する複数個
のメモリ素子から構成され各アドレス毎に書き込みおよ
び読み出しが行なわれるようになされた紫外線消去形プ
ロクラマプル読み出し専用メモリ装置の書き込み試験に
際して、上記各アドレス毎に上記規格書き込みパルス幅
以下のパルス幅の書き込みパルスを用いて、この書き込
みパルス幅の累計が上記規格書き込みパルス幅に達する
までの範囲で正常の書き込みが行なわれるまで繰返し書
き込み試験を行なうことを特徴とする紫外線消去形プロ
グラマブル読出し専用メモリ装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188551A JPS5977366A (ja) | 1982-10-25 | 1982-10-25 | 紫外線消去形プログラマブル読出し専用メモリ装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188551A JPS5977366A (ja) | 1982-10-25 | 1982-10-25 | 紫外線消去形プログラマブル読出し専用メモリ装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5977366A true JPS5977366A (ja) | 1984-05-02 |
| JPS6233680B2 JPS6233680B2 (ja) | 1987-07-22 |
Family
ID=16225672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57188551A Granted JPS5977366A (ja) | 1982-10-25 | 1982-10-25 | 紫外線消去形プログラマブル読出し専用メモリ装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977366A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994024674A1 (fr) * | 1993-04-15 | 1994-10-27 | Advantest Corporation | Testeur de memoire a semiconducteurs |
| JP2010080006A (ja) * | 2008-09-26 | 2010-04-08 | Toshiba Corp | 磁気メモリの試験方法および試験装置 |
-
1982
- 1982-10-25 JP JP57188551A patent/JPS5977366A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994024674A1 (fr) * | 1993-04-15 | 1994-10-27 | Advantest Corporation | Testeur de memoire a semiconducteurs |
| US5604756A (en) * | 1993-04-15 | 1997-02-18 | Advantest Corporation | Testing device for concurrently testing a plurality of semiconductor memories |
| JP2010080006A (ja) * | 2008-09-26 | 2010-04-08 | Toshiba Corp | 磁気メモリの試験方法および試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6233680B2 (ja) | 1987-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8094508B2 (en) | Memory block testing | |
| US4055754A (en) | Memory device and method of testing the same | |
| US4130900A (en) | Memory with common read/write data line and write-in latch circuit | |
| US7620768B2 (en) | Multiple erase block tagging in a flash memory device | |
| US6981188B2 (en) | Non-volatile memory device with self test | |
| KR0122100B1 (ko) | 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법 | |
| US20030107918A1 (en) | Nonvolatile memory device | |
| US5594689A (en) | Non-volatile semiconductor memory capable of erase- verifying memory cells in a test mode using a defective count circuit activated by a test mode signal | |
| US20060136792A1 (en) | Random access memory having test circuit | |
| JP3483724B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS5977366A (ja) | 紫外線消去形プログラマブル読出し専用メモリ装置の試験方法 | |
| JPS628877B2 (ja) | ||
| JPS5841500A (ja) | 欠陥分離用デコ−ダ | |
| JPS6132760B2 (ja) | ||
| JPH0628893A (ja) | 半導体記憶装置 | |
| JPH09288899A (ja) | 半導体記憶装置 | |
| KR0135242B1 (ko) | 병렬 테스트 회로를 포함한 메모리 소자 | |
| JPH01151100A (ja) | 不揮発性半導体記憶装置 | |
| JP2004239760A (ja) | 半導体メモリのセルフイレース・ライト装置および半導体メモリのセルフバーンインテスト方法 | |
| JPH07260884A (ja) | 半導体集積回路装置 | |
| KR20060020299A (ko) | 플래시 메모리 장치 및 그의 테스트 방법 | |
| JP3444902B2 (ja) | 半導体装置の信頼性試験方法 | |
| JPS5744296A (en) | Storage device | |
| JPH01253900A (ja) | 半導体記憶装置のテスト方式 | |
| JPH01128300A (ja) | 不揮発性メモリ |