JPS5979540A - セラミツク基板およびその製造方法 - Google Patents
セラミツク基板およびその製造方法Info
- Publication number
- JPS5979540A JPS5979540A JP57189014A JP18901482A JPS5979540A JP S5979540 A JPS5979540 A JP S5979540A JP 57189014 A JP57189014 A JP 57189014A JP 18901482 A JP18901482 A JP 18901482A JP S5979540 A JPS5979540 A JP S5979540A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- recognition
- black
- conductor layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は混成ｆ１（４′ｌ＋１回路装置’、７０）借成
部材の一つであるセラミック配ヤ。、＋ ７；６板およ
びその製造方法に関する。
部材の一つであるセラミック配ヤ。、＋ ７；６板およ
びその製造方法に関する。
混成集４−′ｉ回路装貯はその製造にあって、主面に導
体層や抵抗層等からなる配線バター／（回路パターン）
を有ｔろセラミンク裁板上に順次所定筒数の１′導体素
子チップを搭載するとともに、各半導１ト、（（子チッ
クの電極とこれに対応する導体層部分とをワイヤで接続
することによって製造される。
体層や抵抗層等からなる配線バター／（回路パターン）
を有ｔろセラミンク裁板上に順次所定筒数の１′導体素
子チップを搭載するとともに、各半導１ト、（（子チッ
クの電極とこれに対応する導体層部分とをワイヤで接続
することによって製造される。
なお、セラミック基板は必要に応じてリードｈｌ取り付
けられるとともに、各半導体素子チック“、ワイヤ等は
Ｖジン、キャップ等で被われて封止される。
けられるとともに、各半導体素子チック“、ワイヤ等は
Ｖジン、キャップ等で被われて封止される。
ところで、このセラミック配線基板は高集積度化、低コ
スト化のために微細化が図られて（・ろ。
スト化のために微細化が図られて（・ろ。
このため、ワイヤボンディングの導体層部分での縮少化
も当然にして図られている。また、コスト低減のために
、ワイヤボンディングも自動化されるが、ボンディング
部分の縮少化からチップと一ヒラミック基板の位置関係
をより精度よ＜ ａＷ識しないと、ボンディング不良が
生じ歩留が低下する。
も当然にして図られている。また、コスト低減のために
、ワイヤボンディングも自動化されるが、ボンディング
部分の縮少化からチップと一ヒラミック基板の位置関係
をより精度よ＜ ａＷ識しないと、ボンディング不良が
生じ歩留が低下する。
従来、これら位置認識は、チップにあってはチップ主面
の配線パターンあるいはその製造時簡単にかつ正確に形
成できるマークを８Ｍマークとして用い、光学的に検出
している。また、セラミック基板にあっては、パラジウ
ム−銀等からなる導体層は灰色でセラミック板との反射
光庶差が小さい、ことから光学的検出は困難なため、導
体層上に抵抗層を設けることによって、この抵抗層を認
識マークとして使用している。抵抗層はルテニウム（Ｒ
ｕＱ、）糸からなり、黒色を呈するため、その輪郭は鮮
明となり充分認識マークとして使用できる。
の配線パターンあるいはその製造時簡単にかつ正確に形
成できるマークを８Ｍマークとして用い、光学的に検出
している。また、セラミック基板にあっては、パラジウ
ム−銀等からなる導体層は灰色でセラミック板との反射
光庶差が小さい、ことから光学的検出は困難なため、導
体層上に抵抗層を設けることによって、この抵抗層を認
識マークとして使用している。抵抗層はルテニウム（Ｒ
ｕＱ、）糸からなり、黒色を呈するため、その輪郭は鮮
明となり充分認識マークとして使用できる。
しかし、このよりなｔ：、２造のセラミック配線基板で
ｌ′ｆ、、ワイヤボンディングが施される導体層と、ワ
イヤボンブイノブ位置を決定するための役割？果す討ｌ
識マークとは、同一の製造エゼ、（ではなく、別）この
（（＋す造工程どなる。すなわち、たとえば、セラミッ
ク板上にスクリーン印刷によって導体層を印Ｊ７ｊＵし
た後、池のスクリーン印刷マスクを用いてセラミック板
上に抵抗層を・印刷して配線パターン（回路パターン）
を形成するとともに同時に認識マークを形成ずろ。この
ため、両印刷パターン間には位置ずれが生じ、認識マー
クの位置認識は導体層の正確な位置認識とはならな（な
り、自動ワイヤボンディングが正確に行なえなくなるお
それも生じ、歩留の低下も生じることになる。
ｌ′ｆ、、ワイヤボンディングが施される導体層と、ワ
イヤボンブイノブ位置を決定するための役割？果す討ｌ
識マークとは、同一の製造エゼ、（ではなく、別）この
（（＋す造工程どなる。すなわち、たとえば、セラミッ
ク板上にスクリーン印刷によって導体層を印Ｊ７ｊＵし
た後、池のスクリーン印刷マスクを用いてセラミック板
上に抵抗層を・印刷して配線パターン（回路パターン）
を形成するとともに同時に認識マークを形成ずろ。この
ため、両印刷パターン間には位置ずれが生じ、認識マー
クの位置認識は導体層の正確な位置認識とはならな（な
り、自動ワイヤボンディングが正確に行なえなくなるお
それも生じ、歩留の低下も生じることになる。
したがって、本発明の目的Ｖよ正確に位置認識できるー
ヒラミノク配線基板およびその製造方法を提供すること
にある。
ヒラミノク配線基板およびその製造方法を提供すること
にある。
このような目的を達成するために本発明は、セラミック
板の主面に導体層を印刷形成した後、回路パターンとな
らない導体層の少なくとも２箇所を部分的に加熱処理し
て酸化させ、黒色の認識マークとし２て変質させてなる
ものであって、以下、実施例により本発明を説明する。
板の主面に導体層を印刷形成した後、回路パターンとな
らない導体層の少なくとも２箇所を部分的に加熱処理し
て酸化させ、黒色の認識マークとし２て変質させてなる
ものであって、以下、実施例により本発明を説明する。
第１図は本発明の一実施例によるセラミック配線基板を
示す断面図、第２図は同じく配線パターンの一部な示す
セラミック基板の平面図、第３図（ａ）、山）は同じく
セラミック配線基板の製造方法を示す各工程での断面図
である。
示す断面図、第２図は同じく配線パターンの一部な示す
セラミック基板の平面図、第３図（ａ）、山）は同じく
セラミック配線基板の製造方法を示す各工程での断面図
である。
この実施例のセラミック配０−法板は第１図および第２
図に示すように、セラミック板１の主面に所定パターン
の導体層２が印刷されている。また、セラミック板１０
両端部近傍には矩形の認識マーク３ ｈ； １ ｆｌｉ
ａずつ設けられている。この認識マーク３は前記導体層
２の形成時に同時に形成され、その後に酸化処理されて
形成される。また、保ｔ）ガラス層４が所望導体層部分
な被っている。なお、このセラミック配線基板５はセラ
ミック板１の主面に必要に応じてルテニウム系の抵抗層
６が設け１′）れる。
図に示すように、セラミック板１の主面に所定パターン
の導体層２が印刷されている。また、セラミック板１０
両端部近傍には矩形の認識マーク３ ｈ； １ ｆｌｉ
ａずつ設けられている。この認識マーク３は前記導体層
２の形成時に同時に形成され、その後に酸化処理されて
形成される。また、保ｔ）ガラス層４が所望導体層部分
な被っている。なお、このセラミック配線基板５はセラ
ミック板１の主面に必要に応じてルテニウム系の抵抗層
６が設け１′）れる。
このようなセラミック配６１基板５は第３図（ａ）。
（１〕）に示す方法によって製造される。すなわち、同
図＋ａ＋に示すように、０．６〜１０間の厚さのセラミ
ック板１を用意した後、セラミック板１の主面にパラジ
ウム−銀からなる導体層２を８〜２０μｍのｌ、＋さに
印刷焼成し、さらにルテニウム系の抵抗Ｆ＋’ｌ ６ｆ
Ｘ・印刷焼成する。前記導体層２の印刷時にはセラミッ
ク板１０両端部近傍にそれぞれ矩形の紹詳；用導体Ｊ音
７ケも印刷焼成するう つぎに、必要に応じてセラミック板１の主面に保にプガ
ラスＪｖｊ ４を印刷して焼成する。
図＋ａ＋に示すように、０．６〜１０間の厚さのセラミ
ック板１を用意した後、セラミック板１の主面にパラジ
ウム−銀からなる導体層２を８〜２０μｍのｌ、＋さに
印刷焼成し、さらにルテニウム系の抵抗Ｆ＋’ｌ ６ｆ
Ｘ・印刷焼成する。前記導体層２の印刷時にはセラミッ
ク板１０両端部近傍にそれぞれ矩形の紹詳；用導体Ｊ音
７ケも印刷焼成するう つぎに、必要に応じてセラミック板１の主面に保にプガ
ラスＪｖｊ ４を印刷して焼成する。
つぎに、第：３図ｔｂ＋に示すように、認識用導体層７
ｆ、Ｎ・水素炎トーチ８で加熱処理して酸化させ、黒色
に変質させて訂（識マーク３とする。酸化処理としては
、前記水素炎トーチによる加熱以外にレーザー光を照射
して加熱する物理的方法、あるいはへ１３品によって１
ｐ化さげる化学的方法が採用できる。
ｆ、Ｎ・水素炎トーチ８で加熱処理して酸化させ、黒色
に変質させて訂（識マーク３とする。酸化処理としては
、前記水素炎トーチによる加熱以外にレーザー光を照射
して加熱する物理的方法、あるいはへ１３品によって１
ｐ化さげる化学的方法が採用できる。
このような方法によりＩＩＪ ｆａされたセラミック配
線基板５は、セラミック板ｌとは光学的に対比が犬ぎい
黒色となる認識マーク３（なお、各図において認識マー
ク部分はそのｔｌ：ｌｒ而をも含めてクロスハツチング
な施しである。）を有している。このため、第４図で示
すように、チソグボ／ディン乙ワイヤボンディノグに先
立って光学系９でこれら２箇所の認識マーク３の位１ａ
を市（ｒｆに検出できる。
線基板５は、セラミック板ｌとは光学的に対比が犬ぎい
黒色となる認識マーク３（なお、各図において認識マー
ク部分はそのｔｌ：ｌｒ而をも含めてクロスハツチング
な施しである。）を有している。このため、第４図で示
すように、チソグボ／ディン乙ワイヤボンディノグに先
立って光学系９でこれら２箇所の認識マーク３の位１ａ
を市（ｒｆに検出できる。
そして、認識マーク：３はチップボンディノグ、ワイヤ
ボンディングにおいて重要な役割を！１１すｚ、ｒ’Ｊ
体層２と同時に形成された部分の庇質層部分であること
から、認識マーク３と導体ｆ？７２との位置関係は常に
一定でありセラミック配線基板５の接続位置を正確に検
出できる。したがって、チップｌＯをセラミック基板５
のｒ９ｒ定部に正確に固定することができるとともに、
チップ１００ＭＬ 極とこれに対応する導体層２とをワ
イヤ１１で接続するワイヤボンディングも自動的にかつ
ｆ（ｉ！実に行なえるようになる。
ボンディングにおいて重要な役割を！１１すｚ、ｒ’Ｊ
体層２と同時に形成された部分の庇質層部分であること
から、認識マーク３と導体ｆ？７２との位置関係は常に
一定でありセラミック配線基板５の接続位置を正確に検
出できる。したがって、チップｌＯをセラミック基板５
のｒ９ｒ定部に正確に固定することができるとともに、
チップ１００ＭＬ 極とこれに対応する導体層２とをワ
イヤ１１で接続するワイヤボンディングも自動的にかつ
ｆ（ｉ！実に行なえるようになる。
なお、第２図で示すように、セラミックｐ！”、 （、
’Ｊ（都４反５にはチップ１０搭載部ケ１箇所しか示し
てないが、実「′、杏にはチップ搭伐部は１０〜１５箇
所と冬い。
’Ｊ（都４反５にはチップ１０搭載部ケ１箇所しか示し
てないが、実「′、杏にはチップ搭伐部は１０〜１５箇
所と冬い。
また、本発明のセラミック基板のＩｊｉｌＪ造方法によ
れば、導体ＩＦ’を印刷時に同時に認識用導体層を形成
し、その後、認識用導体層を酸化処理して黒色に変質し
！、−詔￥１マークを６゛Ｖ造することがら、製造工程
も少なく製造コストの高Ｈ′々も少ない。
れば、導体ＩＦ’を印刷時に同時に認識用導体層を形成
し、その後、認識用導体層を酸化処理して黒色に変質し
！、−詔￥１マークを６゛Ｖ造することがら、製造工程
も少なく製造コストの高Ｈ′々も少ない。
な＋５５、本発明（よＩＪｉＪ記実施例に限定されない
。すなわち、本発明は混成集積回路以外のセラミック基
板にもｉ商用できる。
。すなわち、本発明は混成集積回路以外のセラミック基
板にもｉ商用できる。
以上のように、本発明によれば、位置認識が正確にｒ１
ζ詔でき／、）セラミック、！ル板を提供することがで
きろ。このため、このセラミック裁板を用いればチップ
の実肺歩留を向上させることができるため、混成集ｆｆ
２回路装置１ｔのコストの低減化が図れる。
ζ詔でき／、）セラミック、！ル板を提供することがで
きろ。このため、このセラミック裁板を用いればチップ
の実肺歩留を向上させることができるため、混成集ｆｆ
２回路装置１ｔのコストの低減化が図れる。
第１図は本発明の一実施例によるセラミック基板を示す
１ｉＪｉ面図、 ２Ｔ￥２図は同じ（セラミック基板の概ｅｋ示す平面図
、 第３図ｔａｌ 、 ｆｂｌは同じくセラミック基板のｖ
＋、ＩＪ ｉ＜：ｉ方法を示す各工程でのワークの断面
図、 第４図はチップ実装状部を示す説明的断面図である。 １・・・セラミック板、２・・・導体層、３・・・認識
マーク、５・・・セラミック基板、７・・・＃？３ ？
：ｋ Ｉ′ｆｌ導体層、８・・・水素炎トーチ、９・・
・光学系、１０・・チップ、１１・・・ワイヤ、
１ｉＪｉ面図、 ２Ｔ￥２図は同じ（セラミック基板の概ｅｋ示す平面図
、 第３図ｔａｌ 、 ｆｂｌは同じくセラミック基板のｖ
＋、ＩＪ ｉ＜：ｉ方法を示す各工程でのワークの断面
図、 第４図はチップ実装状部を示す説明的断面図である。 １・・・セラミック板、２・・・導体層、３・・・認識
マーク、５・・・セラミック基板、７・・・＃？３ ？
：ｋ Ｉ′ｆｌ導体層、８・・・水素炎トーチ、９・・
・光学系、１０・・チップ、１１・・・ワイヤ、
Claims (1)
- 【特許請求の範囲】 １、主面に導体層およびｎＢ識マークを有するセラミツ
クツ届反において、前記導体バクの少なくとも２ｆ？ｔ
ｒ％の領か田、酸化されて黒色めπＨ識マークとなっ
ていることを特徴とするセラミック柄版。 ２、セラミック板の主面にう、り体Ｒ１を形成するＩ桿
と、ｆｌｉＪ記導体１１りの少なくとも２領斌を部分加
熱処理によって酸化させて黒色の認識マークとすること
を特徴と４〜るセラミツクツｉ（板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189014A JPS5979540A (ja) | 1982-10-29 | 1982-10-29 | セラミツク基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189014A JPS5979540A (ja) | 1982-10-29 | 1982-10-29 | セラミツク基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5979540A true JPS5979540A (ja) | 1984-05-08 |
Family
ID=16233851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57189014A Pending JPS5979540A (ja) | 1982-10-29 | 1982-10-29 | セラミツク基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979540A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123375U (ja) * | 1988-02-16 | 1989-08-22 |
-
1982
- 1982-10-29 JP JP57189014A patent/JPS5979540A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123375U (ja) * | 1988-02-16 | 1989-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007800B1 (ko) | 인쇄 배선 기판용 레지스트 패터닝방법 | |
| JP2008277776A (ja) | 配線基板の製造方法 | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| KR890001730Y1 (ko) | 칩 저항 | |
| JPH05267802A (ja) | 表面実装用プリント配線板 | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| JPH05299793A (ja) | プリント配線板 | |
| JPH0326550B2 (ja) | ||
| JP4823605B2 (ja) | 露光装置、露光方法、及びパターン製造システム | |
| JPH03119783A (ja) | 混成集積回路装置、その製造方法及びその判別方法 | |
| JPH0119396Y2 (ja) | ||
| JPH0219976B2 (ja) | ||
| JP2645516B2 (ja) | アイマークを備えたプリント配線板及びその製造方法 | |
| JPH09214079A (ja) | 配線基板 | |
| JPS6155931A (ja) | 厚膜混成集積回路装置の製造方法 | |
| CN115734505A (zh) | 阻焊油墨厚度管控方法、制作方法及刚挠印制线路板 | |
| JPH0324786A (ja) | ホトエッチングされる回路基板の位置決め構造 | |
| JPH0537128A (ja) | 配線基板の製造方法 | |
| JPH02237094A (ja) | 混成集積回路の製造方法 | |
| JPH0770378B2 (ja) | 回路基板 | |
| JPH02215185A (ja) | 混成集積回路の製造方法 | |
| JP2008053314A (ja) | 回路基板及びその製法 | |
| JPH07122830A (ja) | 多層プリント配線基板 | |
| JPH05267813A (ja) | 厚膜回路基板、その製造方法および厚膜回路基板製造用基板 | |
| JPH01253297A (ja) | 厚膜回路装置の製造方法 |