JPS598048A - デ−タ転送方法および装置 - Google Patents
デ−タ転送方法および装置Info
- Publication number
- JPS598048A JPS598048A JP57116073A JP11607382A JPS598048A JP S598048 A JPS598048 A JP S598048A JP 57116073 A JP57116073 A JP 57116073A JP 11607382 A JP11607382 A JP 11607382A JP S598048 A JPS598048 A JP S598048A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- signal
- terminal device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はデータ転送方法および装置に関し、複数の端
末装置に中央処理装置がらのデータを転送でき、同時に
多数の端末装置を稼動させ得ると共に、その転送装置の
構造が簡単でコストの安いものを提供しようとしている
。
末装置に中央処理装置がらのデータを転送でき、同時に
多数の端末装置を稼動させ得ると共に、その転送装置の
構造が簡単でコストの安いものを提供しようとしている
。
従来のコンピー−ターにおいては、中央処理装置と各端
末装置とを個別の回線で接続し、マイクロプロセッサ−
によりてデータを出力する回線を選択して、複数の端末
装置を順次稼動させる、いわゆるチャンネル方式を採用
している。上記方法は複線なデータを高速で処理する為
には有効であるが、装置全体が複雑になシコストも高く
つく欠点があった。
末装置とを個別の回線で接続し、マイクロプロセッサ−
によりてデータを出力する回線を選択して、複数の端末
装置を順次稼動させる、いわゆるチャンネル方式を採用
している。上記方法は複線なデータを高速で処理する為
には有効であるが、装置全体が複雑になシコストも高く
つく欠点があった。
そこで、この発りＪにおいては非常にｆｌｏ単な構造の
装置で上記多数の端末装置の（ロ）時稼切を果せる方法
を提供するものであシ、その方法は、中央処理装置に接
続した一対をなすデータ回線およびアドレス回線と複数
の端末装置に対して、中央処理装置灯からデータ回線へ
出力するデータ信号と同期してアドレス回線へ各端末装
置Ｐｉ毎に特定のアドレス信号を出力し、各端末装置側
においてアドレス信号を識別し特定のアドレス信号入力
時のみこれと同期したデータ信号をデータ回線から端末
装置へ入力するようにしたことを特徴としている。
装置で上記多数の端末装置の（ロ）時稼切を果せる方法
を提供するものであシ、その方法は、中央処理装置に接
続した一対をなすデータ回線およびアドレス回線と複数
の端末装置に対して、中央処理装置灯からデータ回線へ
出力するデータ信号と同期してアドレス回線へ各端末装
置Ｐｉ毎に特定のアドレス信号を出力し、各端末装置側
においてアドレス信号を識別し特定のアドレス信号入力
時のみこれと同期したデータ信号をデータ回線から端末
装置へ入力するようにしたことを特徴としている。
次いでこの発明の実施態様について、その実施に使用す
る装置と共に図を参照しながら以下に例示する。
る装置と共に図を参照しながら以下に例示する。
（１）はコンピュータ本体である中央処理装置ｕ（ＣＰ
Ｕ）であシ、その入出力ポートから一対をなすアドレス
回線（２）およびデータ回線（８）が出ている。
Ｕ）であシ、その入出力ポートから一対をなすアドレス
回線（２）およびデータ回線（８）が出ている。
なお、第１図においてはアドレス回線（２）が上下に２
来示されているが、これＢ ｃ Ｐ Ｕ （１）への入
力データと出力データとの流れを説り１する為に模式的
に表わしたもので、実際には第２図のごとく一木のアド
レス回線（２）を入出力に兼用するものである。
来示されているが、これＢ ｃ Ｐ Ｕ （１）への入
力データと出力データとの流れを説り１する為に模式的
に表わしたもので、実際には第２図のごとく一木のアド
レス回線（２）を入出力に兼用するものである。
（４）は端末装置であり、入力装置としては単なる０Ｎ
−ＯＦＦ式のスイッチ、電卓のようなテンキー、あるい
けフルキーのタイプライタ一式キーボード等が用いられ
、出力装置としてｌ−ｊ電卓のような液晶表示部やＣＲ
Ｔ用ブラウン管あるいはプリンター等が用いられる。
−ＯＦＦ式のスイッチ、電卓のようなテンキー、あるい
けフルキーのタイプライタ一式キーボード等が用いられ
、出力装置としてｌ−ｊ電卓のような液晶表示部やＣＲ
Ｔ用ブラウン管あるいはプリンター等が用いられる。
（５）は、この発明のデータ転送装置であり、複数の端
末装置（４）毎にデータ回線（３）およびアドレス回線
（２）に接続されている。従って各端末装置（４）は上
記両回線（２） （３）の適宜途中に連結され、従来の
ように各端末装置（４）毎に個別の回線で直接ＣＰ Ｕ
（１）の入出カポ−）Ｋ連結するものではない。
末装置（４）毎にデータ回線（３）およびアドレス回線
（２）に接続されている。従って各端末装置（４）は上
記両回線（２） （３）の適宜途中に連結され、従来の
ように各端末装置（４）毎に個別の回線で直接ＣＰ Ｕ
（１）の入出カポ−）Ｋ連結するものではない。
そして、例示したデータ転送装置（５）は入出力用を兼
ねており、端末装置（４）への接続用端末部（５０）、
端末部（転））とデータ回線（３）との間に介在してデ
ータの受渡しを行なうデータラッチｉＨ（（５１） 、
アドレス回線（２）ヘアドレス信号を出力するアドレス
発信部（５２１、アドレス回線（２）からのアドレス信
号を識別してデータラッチ部（５１）の作りジノを制御
するアドレス比較部（５３）、およびアドレス回線（２
）のアドレス信号の有無を検出して端末部□□□）へデ
ータ転送開始用のイネ−グル信号を出力する出力制御部
（５４）とからなる（第２図参照）。なお第２図におい
てはデータ信号およびアドレス信号を４ビツト１バイト
で送るものを例示しているが、８ビツトあるいは１６ビ
ツト単位で転送する場合にも基本的には同様の構造であ
るＯ まずデータラッチ部（５Ｉ）は端末部（５０）からの出
力部（５１ａ：）および入力部（５１ｂ）が並設され、
出力部（５１ｇ）では端末部価からの０ＵＴＰＵＴ発信
信号によって、端末部価の０ＵＴＰＵＴポートからの出
力データ信号をデ゛−タ回線（３）へ送り出し、入力部
（５！ｂ）ではアドレス比較部（ｂ３）からの出力信号
があるときのみ、データ回線（８）から端末都蜘のＩＮ
ＰＵＴボートへとデータを取り入れる。
ねており、端末装置（４）への接続用端末部（５０）、
端末部（転））とデータ回線（３）との間に介在してデ
ータの受渡しを行なうデータラッチｉＨ（（５１） 、
アドレス回線（２）ヘアドレス信号を出力するアドレス
発信部（５２１、アドレス回線（２）からのアドレス信
号を識別してデータラッチ部（５１）の作りジノを制御
するアドレス比較部（５３）、およびアドレス回線（２
）のアドレス信号の有無を検出して端末部□□□）へデ
ータ転送開始用のイネ−グル信号を出力する出力制御部
（５４）とからなる（第２図参照）。なお第２図におい
てはデータ信号およびアドレス信号を４ビツト１バイト
で送るものを例示しているが、８ビツトあるいは１６ビ
ツト単位で転送する場合にも基本的には同様の構造であ
るＯ まずデータラッチ部（５Ｉ）は端末部（５０）からの出
力部（５１ａ：）および入力部（５１ｂ）が並設され、
出力部（５１ｇ）では端末部価からの０ＵＴＰＵＴ発信
信号によって、端末部価の０ＵＴＰＵＴポートからの出
力データ信号をデ゛−タ回線（３）へ送り出し、入力部
（５！ｂ）ではアドレス比較部（ｂ３）からの出力信号
があるときのみ、データ回線（８）から端末都蜘のＩＮ
ＰＵＴボートへとデータを取り入れる。
アドレス発信部イ２）では端末部（財））からの０ＵＴ
ＰＵＴ発信信号によって、各端末装置（４）毎に特定の
アドレス信号（図の場合０１１１）をアドレス回線（２
）へと送信する。なおアドレス信号はアドレス発信部國
の回路構成にて決定されるもので、端末装置（４）毎に
異なる回路となる。
ＰＵＴ発信信号によって、各端末装置（４）毎に特定の
アドレス信号（図の場合０１１１）をアドレス回線（２
）へと送信する。なおアドレス信号はアドレス発信部國
の回路構成にて決定されるもので、端末装置（４）毎に
異なる回路となる。
次にアドレス比較部（５３）では、アドレス回線（２）
から送り込まれたアドレス信号が端末装置（４）特有の
信Ｊｊ）に合致したときのみ出力信号を出し、端末部（
２））へ入力データ読取り命令を出すと共にデータラッ
チ部（５１）の入力部（５１ｂ）へデータ転送指令を発
信する。
から送り込まれたアドレス信号が端末装置（４）特有の
信Ｊｊ）に合致したときのみ出力信号を出し、端末部（
２））へ入力データ読取り命令を出すと共にデータラッ
チ部（５１）の入力部（５１ｂ）へデータ転送指令を発
信する。
最後に出力制御部（５４）ではアドレス回線（２）の全
てのビットに信号が無いときのみ、端末部（５０）へイ
ネーブル信号を送ってデータ回線（３）が使用可能であ
ることを示し、端末部（至））からのデータ転送を開始
させる。なお端末部価のうち（６０けホストコンピュー
タ、即ちＣＰ Ｕ （１）側の同期クロックパルスの入
力ポートである。
てのビットに信号が無いときのみ、端末部（５０）へイ
ネーブル信号を送ってデータ回線（３）が使用可能であ
ることを示し、端末部（至））からのデータ転送を開始
させる。なお端末部価のうち（６０けホストコンピュー
タ、即ちＣＰ Ｕ （１）側の同期クロックパルスの入
力ポートである。
以上のごときデータ転送装置（５）を用いたデータ転送
方法について詳しく説りｊする。
方法について詳しく説りｊする。
まずＣＰ Ｕ （１）側から各端末装置（４）へデータ
を転送する場合には、データ回線（３）にＣＰ Ｕ （
１）からデータ信号を送り出す際に、同時に所定の端末
装置（４）毎のアドレス信号をアドレス回線（２）側へ
送り出しておく。この際には各端末装置（４）への出力
デー夕は全くランダムに連続させて送信すればよい〇そ
して各端末部！（４）側のデータ転送装置（５）におい
て、アドレス比較部嬶３）でアドレス信号を識、別し、
当該端末装置（４）特有のアドレス信号が入力されると
、データラッチ部（５１）の入力部（５１ｂ）にデータ
転送指令を発信し、アドレス信号に同期してデータ回線
にて送られてきたデータ信号を、データラッチ部（６１
）の入力部（５１ｂ）を通して端末部（５０＋から端末
装置（４）の入力ボートへと転送可能にするものである
。
を転送する場合には、データ回線（３）にＣＰ Ｕ （
１）からデータ信号を送り出す際に、同時に所定の端末
装置（４）毎のアドレス信号をアドレス回線（２）側へ
送り出しておく。この際には各端末装置（４）への出力
デー夕は全くランダムに連続させて送信すればよい〇そ
して各端末部！（４）側のデータ転送装置（５）におい
て、アドレス比較部嬶３）でアドレス信号を識、別し、
当該端末装置（４）特有のアドレス信号が入力されると
、データラッチ部（５１）の入力部（５１ｂ）にデータ
転送指令を発信し、アドレス信号に同期してデータ回線
にて送られてきたデータ信号を、データラッチ部（６１
）の入力部（５１ｂ）を通して端末部（５０＋から端末
装置（４）の入力ボートへと転送可能にするものである
。
なお上記のようにして転送するデータＶｉ１バイト毎の
データを転送する場合のほか、適宜語長のデータをブロ
ックにして転送することもでき、この場合にはブロック
データの転送時間中、常にアドレス信号も出力しておく
ようにすればよい。
データを転送する場合のほか、適宜語長のデータをブロ
ックにして転送することもでき、この場合にはブロック
データの転送時間中、常にアドレス信号も出力しておく
ようにすればよい。
以上がこの発明の転送方式であるが、実施上端末装置（
４）からＣＰ Ｕ （１）側へのデータ転送についても
同様の方法で行なえるので、次に説りＪを加える。
４）からＣＰ Ｕ （１）側へのデータ転送についても
同様の方法で行なえるので、次に説りＪを加える。
即ち、端末装置（４）からＣＰ Ｕ （１）側へデータ
を転送する場合には、出力制御部−）によって他の端末
装置（４）からデータが出力されていないことを７３（
ｉ ｇしだ状態で、データラッチ部（５１ａ）を通して
データ回線（８）へ、データ信号を送り出し、これと同
時にアドレス発信部（５２）からはアドレス信号がアド
レス回線（２）へと出力される。
を転送する場合には、出力制御部−）によって他の端末
装置（４）からデータが出力されていないことを７３（
ｉ ｇしだ状態で、データラッチ部（５１ａ）を通して
データ回線（８）へ、データ信号を送り出し、これと同
時にアドレス発信部（５２）からはアドレス信号がアド
レス回線（２）へと出力される。
上記データ信号およびアドレス信号ｉ ＣＰ Ｕ （１
）内へ入力された後、内部プログラムにてアドレス信号
に従って各端末装置（４）毎の記憶部にデータが記憶さ
れ、その後端室処理が行なわれる。即ち一木のデータ回
線（３）ニ各端末装Ｍ（４）からのデータ信号がランダ
ムに連続して転送されるが、互いのデータ信号が干渉し
たり混在しないようにアドレス信号に従って正倣にＣＰ
Ｕ （１）内で処理されるのである。
）内へ入力された後、内部プログラムにてアドレス信号
に従って各端末装置（４）毎の記憶部にデータが記憶さ
れ、その後端室処理が行なわれる。即ち一木のデータ回
線（３）ニ各端末装Ｍ（４）からのデータ信号がランダ
ムに連続して転送されるが、互いのデータ信号が干渉し
たり混在しないようにアドレス信号に従って正倣にＣＰ
Ｕ （１）内で処理されるのである。
なお端末装置（４）からデータを転送する１祭、データ
回線（３）が他の端末装置（４）からのデータ転送に使
用されている場合には、端末装置（４）側のメモリーに
出力データを一時保幀しておき、データ回線（８）があ
いた後、上述の過程を経てデータを転送する。
回線（３）が他の端末装置（４）からのデータ転送に使
用されている場合には、端末装置（４）側のメモリーに
出力データを一時保幀しておき、データ回線（８）があ
いた後、上述の過程を経てデータを転送する。
またアドレス発信部′い２）としては端末装置（４）毎
に固定したアドレス信号を出力するもののほか、キー（
５６）の入力等にて適宜アドレス信号を選択して出力で
きるようにしておけば、使用上の融通性が大きく好適と
なる（第８図参照）。
に固定したアドレス信号を出力するもののほか、キー（
５６）の入力等にて適宜アドレス信号を選択して出力で
きるようにしておけば、使用上の融通性が大きく好適と
なる（第８図参照）。
上記のようにアドレス信号が変更できれは、一つの端末
部Ｍ、 （４）から出力されたデータに他の端末装置（
４）のアドレス信号を同期させることにより、ＣＰ Ｕ
（１）を介さず直接に上記側の端末装置（４）にデー
タを入力でき、各端末装置１． （４）間で自白にデー
タの受は渡しを行なうことも可能となる。
部Ｍ、 （４）から出力されたデータに他の端末装置（
４）のアドレス信号を同期させることにより、ＣＰ Ｕ
（１）を介さず直接に上記側の端末装置（４）にデー
タを入力でき、各端末装置１． （４）間で自白にデー
タの受は渡しを行なうことも可能となる。
上記転送装置（５）は、端末装置（４）に対する入力デ
ータだけでなく、出力データの転送をも行なえるので、
従来のチャンネル方式によるデータ処理と全く同様にし
て使用でき、実施上好適なものである。
ータだけでなく、出力データの転送をも行なえるので、
従来のチャンネル方式によるデータ処理と全く同様にし
て使用でき、実施上好適なものである。
そして、具体的な用途としては、一台のＣＰＵで同時に
多数のプリンターを稼動し、辞書や名簿などの大量の文
書を迅速に作製する場合、あるいけアンケート調査用に
用いて、多数の端末装置から回答を入力すると共にその
結果を中央処理装置で判断して、各回答者へ新らたな設
問や指示を与える場合等、比較的簡単なデータを多数の
端末装置を通して処理する用途に適している。
多数のプリンターを稼動し、辞書や名簿などの大量の文
書を迅速に作製する場合、あるいけアンケート調査用に
用いて、多数の端末装置から回答を入力すると共にその
結果を中央処理装置で判断して、各回答者へ新らたな設
問や指示を与える場合等、比較的簡単なデータを多数の
端末装置を通して処理する用途に適している。
以上のごとく構成された、この発明方法によれば、転送
するデータ信号と同時に各端末装置毎に特定されたアド
レス信号を送ることによす、多数の端末装置への出力を
一木のデータ回線上に混在させておいても、アドレス信
号を識別することによって、各端末部＠に必要なデータ
だけを転送することが出来るものである。従って従来の
ごとく各端末装置毎に独立したデータ回線を設ける必要
Ｖｉ力ｌ［＜なり、回線設置の手間およびコストは非常
に低減されることになり、特に多数の翰１末装置を同時
に稼動させる場合には好適となる。
するデータ信号と同時に各端末装置毎に特定されたアド
レス信号を送ることによす、多数の端末装置への出力を
一木のデータ回線上に混在させておいても、アドレス信
号を識別することによって、各端末部＠に必要なデータ
だけを転送することが出来るものである。従って従来の
ごとく各端末装置毎に独立したデータ回線を設ける必要
Ｖｉ力ｌ［＜なり、回線設置の手間およびコストは非常
に低減されることになり、特に多数の翰１末装置を同時
に稼動させる場合には好適となる。
しかも各端末装置毎に設けたデータ転送装動“において
は、アドレス侶Ｊ８による鎗別を弁組に簡単な機構で、
しかも迅速俯実に行なえ、またデータ転送装置自体とし
ても非常に小型で安価に製造でき、従来の端末装置に付
加して設置「１シておくことも可能である。
は、アドレス侶Ｊ８による鎗別を弁組に簡単な機構で、
しかも迅速俯実に行なえ、またデータ転送装置自体とし
ても非常に小型で安価に製造でき、従来の端末装置に付
加して設置「１シておくことも可能である。
従って、従来のチャンネル方式ではコスト的に実用不可
能であった、多数の端末装置〜を使用する大規模な処理
システムを構成することもできる優れた方法である。
能であった、多数の端末装置〜を使用する大規模な処理
システムを構成することもできる優れた方法である。
図はこの発明の実施態様を例示するものであり、第１図
は全体のブロック図、第２図は転送装置のロジック回路
図、第３図は変更例の要部回路図である。 （１）・・・・・・中央処理装置（ＣＰＵ）（２）・・
・・・・アドレス回線 （３）・・・・・・データ回線
（４）・・・・・・端末装置 （５）・・・・・・
転送装置団・・・・・・端末部 （６１）・・・
・・・データラッチ部唆）・・・・・・アドレス発信部
（’ｉ３）・・・・・・アドレス比較部６４）・・
・・・・出力制御部。
は全体のブロック図、第２図は転送装置のロジック回路
図、第３図は変更例の要部回路図である。 （１）・・・・・・中央処理装置（ＣＰＵ）（２）・・
・・・・アドレス回線 （３）・・・・・・データ回線
（４）・・・・・・端末装置 （５）・・・・・・
転送装置団・・・・・・端末部 （６１）・・・
・・・データラッチ部唆）・・・・・・アドレス発信部
（’ｉ３）・・・・・・アドレス比較部６４）・・
・・・・出力制御部。
Claims (1)
- 【特許請求の範囲】 １、 中央処理装置鉗に接続した一対をなすデータ回線
およびアドレス回線と複数の端末装置に対して、中央処
理装置からデータ回線へ出力するデータ信号と同期して
アドレス回線へ各端末装置毎に特定のアドレス信号を出
力し、各端末装置側においてアドレス信号を識別し特定
のアドレス信号入力時のみこれと同期したデータ信号を
データ回線から端末装置へ入力するようにしたことを特
徴とするデータ転送方法。 ２、 中央処理装置に接続した一対をなすデータ回線お
よびアドレス回線と複数の端末装Ｗ１′間に介在し、デ
ータ回線と端末装置との間でデーータ信号を受渡すデー
タラッチ闘を設けると共に、アドレス回線に接続したデ
ータラッチ部制御用のアドレス比較部は、特定のアドレ
ス信号入力時のみデータラッチ部に対するデータ転送指
令を発信するように構成したことを特徴とするデータ転
送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116073A JPS598048A (ja) | 1982-07-02 | 1982-07-02 | デ−タ転送方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116073A JPS598048A (ja) | 1982-07-02 | 1982-07-02 | デ−タ転送方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598048A true JPS598048A (ja) | 1984-01-17 |
Family
ID=14678036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57116073A Pending JPS598048A (ja) | 1982-07-02 | 1982-07-02 | デ−タ転送方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598048A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4973043A (ja) * | 1972-11-14 | 1974-07-15 | ||
| JPS5087542A (ja) * | 1973-12-05 | 1975-07-14 | ||
| JPS5578323A (en) * | 1978-12-08 | 1980-06-12 | Matsushita Electric Works Ltd | Data transfer system |
-
1982
- 1982-07-02 JP JP57116073A patent/JPS598048A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4973043A (ja) * | 1972-11-14 | 1974-07-15 | ||
| JPS5087542A (ja) * | 1973-12-05 | 1975-07-14 | ||
| JPS5578323A (en) * | 1978-12-08 | 1980-06-12 | Matsushita Electric Works Ltd | Data transfer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4420806A (en) | Interrupt coupling and monitoring system | |
| EP0352028B1 (en) | Apparatus for transmitting data between a central processor and remote peripheral devices | |
| US4261034A (en) | Remote distributed interrupt control for computer peripherals | |
| JPS5810236A (ja) | インタ−フエイス回路 | |
| JPS58127237A (ja) | 情報伝送装置 | |
| GB1385061A (en) | Communication system between a central computer and data terminals | |
| JPS61248118A (ja) | 予め定義された文字列を発生される装置 | |
| US5245705A (en) | Functional addressing method and apparatus for a multiplexed data bus | |
| US3668649A (en) | Multiple terminal computer control system for group polling | |
| JPH0440734B2 (ja) | ||
| US3900722A (en) | Multi-chip calculator system having cycle and subcycle timing generators | |
| US4604709A (en) | Channel communicator | |
| US3719930A (en) | One-bit data transmission system | |
| US4583167A (en) | Procedure and apparatus for conveying external and output data to a processor system | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| JPS5840859B2 (ja) | デ−タ通信システム | |
| SU955013A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с периферийными устройствами | |
| JP4065471B2 (ja) | 表示制御装置、表示制御方法、及び記憶媒体 | |
| JPS60196036A (ja) | 遠隔制御出力分岐装置 | |
| JPS62271159A (ja) | ビデオテツクス用デ−タベ−ス装置 | |
| JPS5870339A (ja) | 多重デ−タバスにおける機能的アドレツシングの方法 | |
| JPS54140439A (en) | Composite computer device | |
| JP3357952B2 (ja) | 自動検査システム | |
| SU471583A1 (ru) | Устройство дл передачи информации из цифровой вычислительной машины в линию св зи | |
| KR960015591B1 (ko) | 버스정보처리기의 기능제어장치 |