JPS5981586A - 基準信号作成回路 - Google Patents
基準信号作成回路Info
- Publication number
- JPS5981586A JPS5981586A JP17353282A JP17353282A JPS5981586A JP S5981586 A JPS5981586 A JP S5981586A JP 17353282 A JP17353282 A JP 17353282A JP 17353282 A JP17353282 A JP 17353282A JP S5981586 A JPS5981586 A JP S5981586A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- segment
- exclusive
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims description 4
- 238000007493 shaping process Methods 0.000 abstract description 9
- 230000000630 rising effect Effects 0.000 abstract description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 4
- 101100406490 Drosophila melanogaster Or49b gene Proteins 0.000 description 3
- 101100326684 Caenorhabditis elegans tra-3 gene Proteins 0.000 description 2
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 2
- 101100028092 Drosophila melanogaster Or22a gene Proteins 0.000 description 2
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241000252233 Cyprinus carpio Species 0.000 description 1
- 101100060546 Danio rerio coa3a gene Proteins 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- 101100328843 Dictyostelium discoideum cofB gene Proteins 0.000 description 1
- 101100028093 Drosophila melanogaster Or22b gene Proteins 0.000 description 1
- 101100188768 Drosophila melanogaster Or43a gene Proteins 0.000 description 1
- 101100257637 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) trf-2 gene Proteins 0.000 description 1
- 101100096548 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) trf-3 gene Proteins 0.000 description 1
- 241000244317 Tillandsia usneoides Species 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 101150058668 tra2 gene Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は時計用の基準信号作成回路に関するものであ
る。
る。
セグメント式の時刻表示累子の各セグメントをm気反転
することにより時刻を表示する磁気反転式表示時計は、
一定時間毎に表示内容を変えるために、表示内容を変え
るべき桁の前の表示を一度消去してつぎの表示内容を表
示する心安があるが、その駆vJ回路に蛍光表示管や発
明ダイオード等のセグメント式表示累子を駆動する汎用
のデジタ!し時計用LSifi:使用した場合、このよ
うなデジタlし時計用LSIはセグメントドライブ信号
しか収り出1−ことができず、表示を消去するための一
定時間(例えは1分)毎の基準信号を得るfコめに別の
基準信号作成回路をデジタル時計用LSIに付加してい
た。
することにより時刻を表示する磁気反転式表示時計は、
一定時間毎に表示内容を変えるために、表示内容を変え
るべき桁の前の表示を一度消去してつぎの表示内容を表
示する心安があるが、その駆vJ回路に蛍光表示管や発
明ダイオード等のセグメント式表示累子を駆動する汎用
のデジタ!し時計用LSifi:使用した場合、このよ
うなデジタlし時計用LSIはセグメントドライブ信号
しか収り出1−ことができず、表示を消去するための一
定時間(例えは1分)毎の基準信号を得るfコめに別の
基準信号作成回路をデジタル時計用LSIに付加してい
た。
この基準信号作成回路は、デジタル時計用LSIのセグ
メントドライブ信号の変化を検出するもの−であり、例
えば1分毎の基準信号を得るには、デジタlし時計用L
SIのセグメントドライブ信号の最下位桁(1分の桁)
の信号の0から9までのセグメントドライブイg号をも
とに作成するものである。
メントドライブ信号の変化を検出するもの−であり、例
えば1分毎の基準信号を得るには、デジタlし時計用L
SIのセグメントドライブ信号の最下位桁(1分の桁)
の信号の0から9までのセグメントドライブイg号をも
とに作成するものである。
以下、この基準イぎ号作成回路の従来例について詳しく
説明する。
説明する。
第1図は7個のセグメントからなる1分の桁の7セグメ
ント表示器を示し、各セグメントに近接する符号31〜
glは対応するセグメントを駆動するセグメントドライ
ブ信号を示している。このよう′fx7セグメント表示
器は、第2図(Al−(Jlに示すように1分毎に表示
さtzる数字が順次切替わることIこlる。例えば、I
OJを表示しているときはセグメントドライブ信号a1
〜f1が「H」となっている。
ント表示器を示し、各セグメントに近接する符号31〜
glは対応するセグメントを駆動するセグメントドライ
ブ信号を示している。このよう′fx7セグメント表示
器は、第2図(Al−(Jlに示すように1分毎に表示
さtzる数字が順次切替わることIこlる。例えば、I
OJを表示しているときはセグメントドライブ信号a1
〜f1が「H」となっている。
また、1−IJ−’ki示しているときはセグメントド
ライブ信号b1.C1が1−HJとなっている。r2J
−r9J、 を表示しているときは第2図(C1〜(J
)1こ示すセグメントドライブ信号が「H」レベルとな
っている。
ライブ信号b1.C1が1−HJとなっている。r2J
−r9J、 を表示しているときは第2図(C1〜(J
)1こ示すセグメントドライブ信号が「H」レベルとな
っている。
このように10分周期で1分毎に1@次変化するセグメ
ントドライブ信号吋〜glの変化を検出する基準信号作
成回路は、第3図に示すよう1こ、セグメントドブイブ
信号a 1−f 1の論理積をとることにより7セグメ
ント表示器か「0」を表示している期間のみ第4図Iこ
示すように出方Aかl’Jとなるアントゲ−) ANo
と、同様lこ「1」〜「9.」を表示している期間のみ
それぞれ出力B−Jが「H−1となるアンドゲートAN
1〜AN9と、アンドゲートANQ〜AN9の出力A〜
・Jをそれぞれ一定時間遅延する遅延回路DLo〜DL
9と、遅延回路DLo〜DLoの出力をそれぞrL波形
整形する波形整形1可路H8Q〜H89と、アンドゲー
トANQ 5−ANoの出方A J3と波形整形回路f
(S□−Is9の出方との論理積をとることtこよりア
ンドゲートANQ −ANoの立上がり1こそれぞれ同
期しγこ出力A′〜J′を発生するアンドゲートANo
′〜AN9’と、このアンドゲートハ0′〜AtJg’
の出力A′〜J′の論理和をとって1分毎の基準信号K
を余生するオアゲートOR1とから構成される。なお、
遅延回路DLo〜DL9と波形整形回路H8O〜H89
とアンドゲートハ0′〜、IVNg′とはアントゲ−1
・ANO〜AN9の出力A−Jを微分する微分回路を構
成することになる。
ントドライブ信号吋〜glの変化を検出する基準信号作
成回路は、第3図に示すよう1こ、セグメントドブイブ
信号a 1−f 1の論理積をとることにより7セグメ
ント表示器か「0」を表示している期間のみ第4図Iこ
示すように出方Aかl’Jとなるアントゲ−) ANo
と、同様lこ「1」〜「9.」を表示している期間のみ
それぞれ出力B−Jが「H−1となるアンドゲートAN
1〜AN9と、アンドゲートANQ〜AN9の出力A〜
・Jをそれぞれ一定時間遅延する遅延回路DLo〜DL
9と、遅延回路DLo〜DLoの出力をそれぞrL波形
整形する波形整形1可路H8Q〜H89と、アンドゲー
トANQ 5−ANoの出方A J3と波形整形回路f
(S□−Is9の出方との論理積をとることtこよりア
ンドゲートANQ −ANoの立上がり1こそれぞれ同
期しγこ出力A′〜J′を発生するアンドゲートANo
′〜AN9’と、このアンドゲートハ0′〜AtJg’
の出力A′〜J′の論理和をとって1分毎の基準信号K
を余生するオアゲートOR1とから構成される。なお、
遅延回路DLo〜DL9と波形整形回路H8O〜H89
とアンドゲートハ0′〜、IVNg′とはアントゲ−1
・ANO〜AN9の出力A−Jを微分する微分回路を構
成することになる。
しかし、このような従来の基準(ぎ号作成回路は、1分
毎の基準信号Kを得るための回路構成か非常番(復(、
ILでコスト高番こなろと(ろう問題があった。
毎の基準信号Kを得るための回路構成か非常番(復(、
ILでコスト高番こなろと(ろう問題があった。
したか−)で、この発明の目的は、@小な回路構成で安
価番こデジタル時計用LSIのセグメントドライブ信号
から一定同期の基準信号を作成することができる基準信
号作成回路を桿供することである。
価番こデジタル時計用LSIのセグメントドライブ信号
から一定同期の基準信号を作成することができる基準信
号作成回路を桿供することである。
この発明は、デジタル時計用LSIの例えば1分の桁の
セグメンF i、、7・fブ信号a1.、 elの1o
分間番とおける変化(0から9までの変化)を見たとき
に、第5図に示すように、1分毎にセグメントドラ−(
111号aよ、e□の少くとも一方に必ずヴトがりまf
こは立Fがりが化じ乙ことに着目し、このセグメントド
ブイブ的′、rj′a□、 elの立上がりおよび゛立
下がりを検出イ゛ることにより周期1分の基準(g号を
作成−「るものである。
セグメンF i、、7・fブ信号a1.、 elの1o
分間番とおける変化(0から9までの変化)を見たとき
に、第5図に示すように、1分毎にセグメントドラ−(
111号aよ、e□の少くとも一方に必ずヴトがりまf
こは立Fがりが化じ乙ことに着目し、このセグメントド
ブイブ的′、rj′a□、 elの立上がりおよび゛立
下がりを検出イ゛ることにより周期1分の基準(g号を
作成−「るものである。
この発明の一犬施例をg(; 6図および第7図に基つ
いて説明する。この基準信号作成回路は、セグメントド
ラ らに波形整形回路H81oに通すことで波形整形回路I
(S1oから出力a1′を得、エクスクル−シブオアゲ
−1・EX、でセグメントドライブ信号a1と出力a1
′との排能的論理和をとることによりセグメントドライ
ブ信号a1の立上がりおよび立下がりに同期した出力a
1′を得、同様1こセグメントドライブ信号e1を遅延
回路DLIIに通し、さらに波形整形回路H8111こ
通すことにより波形整形回路H8工、から出カe工′を
得、エクスクル−シブオアゲートEX2でセグメントド
ライブ信号e1と出力e1′との排池的論理和をとるこ
とによりセグメントドライ1信号e1の立上がりおよび
立下がりに同期した出力e]7を得、オアゲートOR2
で出力a1−’ el−の論理和をとることによりオア
ゲートOR2より周期1分の基準(ぎ号0を得るように
なっている。
いて説明する。この基準信号作成回路は、セグメントド
ラ らに波形整形回路H81oに通すことで波形整形回路I
(S1oから出力a1′を得、エクスクル−シブオアゲ
−1・EX、でセグメントドライブ信号a1と出力a1
′との排能的論理和をとることによりセグメントドライ
ブ信号a1の立上がりおよび立下がりに同期した出力a
1′を得、同様1こセグメントドライブ信号e1を遅延
回路DLIIに通し、さらに波形整形回路H8111こ
通すことにより波形整形回路H8工、から出カe工′を
得、エクスクル−シブオアゲートEX2でセグメントド
ライブ信号e1と出力e1′との排池的論理和をとるこ
とによりセグメントドライ1信号e1の立上がりおよび
立下がりに同期した出力e]7を得、オアゲートOR2
で出力a1−’ el−の論理和をとることによりオア
ゲートOR2より周期1分の基準(ぎ号0を得るように
なっている。
こυ〕ように構成した結果、デジタIL/時計用LSI
から第3図のものに比べて簡単でかつ安価な回路構成で
周期1分の基準信号0を作成することができる。
から第3図のものに比べて簡単でかつ安価な回路構成で
周期1分の基準信号0を作成することができる。
つぎに、この実施例の基準信号作成回路を内蔵した24
時間表示の磁気反転式表示時計を@8図(Al−(D)
、第9図および第10図に基づいて説明する。この磁気
反転式表示時計は、@8図い)〜(L)) /ご示すよ
うに、表示駆動回路部Iと、基準信号作成回路部Uと、
コイル印加・静止時間設定回路部■(と、デジタル時1
゛用LSIIVと、モニタ用表示素子Vと、「0」検出
回路部vIと、一気反転式表示素子(図示せず)とから
構成される。
時間表示の磁気反転式表示時計を@8図(Al−(D)
、第9図および第10図に基づいて説明する。この磁気
反転式表示時計は、@8図い)〜(L)) /ご示すよ
うに、表示駆動回路部Iと、基準信号作成回路部Uと、
コイル印加・静止時間設定回路部■(と、デジタル時1
゛用LSIIVと、モニタ用表示素子Vと、「0」検出
回路部vIと、一気反転式表示素子(図示せず)とから
構成される。
表示駆動回路部1において、C0a1〜COg□および
C0a2〜Co62は1分の桁の磁気反転式表示素子の
コイル、C0a2〜C0g2およびCσa1〜C(j6
2は同じ<10分の術のコイル、coa3〜co63お
よびCCfe、3〜Cσ83は同じく1時の桁のコイル
、C0a4〜C0g4およびC鴫、〜C(J’g、は1
0時の桁のコイMである。TR工〜旧く、はそれぞれコ
イルC(J′a1〜C(L□、 C帆、〜Cσ62゜C
鴫、〜CO′g3.CCya4〜C徨、への通電を共通
制御□□するトランジスタである。TRal−TR6□
はコイ7しCOa□〜C0g1への通電を個別制御する
トランジスタで、ベースにデジタル時計用LSIIVの
セグメントドライブ信号a1〜g1が入力σれる。TR
a2〜TRg2はコイlしC0a2〜Co62への通電
を個別制菌するトランジスタで、ベースにセグメントド
ライブ<W号a2〜g2が入力される。TRa3〜TR
g3はコイルC0a3ルC0g3ヘノ通″畝を個別制0
TJするトランジスタで、ベースにセグメントドライブ
信号a3〜g3が入力される。TI< 、、〜TR64
1t ]イjL’coa、亡CO6,への通電を個別制
御するトランジスタで、ベースにセグメントドライブ信
号f号a4〜g、が入力される。FF2〜FF4はフリ
ップフロップ、AN11〜AN13はアンドゲート、0
1d3〜OR5はオアゲートである。
C0a2〜Co62は1分の桁の磁気反転式表示素子の
コイル、C0a2〜C0g2およびCσa1〜C(j6
2は同じ<10分の術のコイル、coa3〜co63お
よびCCfe、3〜Cσ83は同じく1時の桁のコイル
、C0a4〜C0g4およびC鴫、〜C(J’g、は1
0時の桁のコイMである。TR工〜旧く、はそれぞれコ
イルC(J′a1〜C(L□、 C帆、〜Cσ62゜C
鴫、〜CO′g3.CCya4〜C徨、への通電を共通
制御□□するトランジスタである。TRal−TR6□
はコイ7しCOa□〜C0g1への通電を個別制御する
トランジスタで、ベースにデジタル時計用LSIIVの
セグメントドライブ信号a1〜g1が入力σれる。TR
a2〜TRg2はコイlしC0a2〜Co62への通電
を個別制菌するトランジスタで、ベースにセグメントド
ライブ<W号a2〜g2が入力される。TRa3〜TR
g3はコイルC0a3ルC0g3ヘノ通″畝を個別制0
TJするトランジスタで、ベースにセグメントドライブ
信号a3〜g3が入力される。TI< 、、〜TR64
1t ]イjL’coa、亡CO6,への通電を個別制
御するトランジスタで、ベースにセグメントドライブ信
号f号a4〜g、が入力される。FF2〜FF4はフリ
ップフロップ、AN11〜AN13はアンドゲート、0
1d3〜OR5はオアゲートである。
基準信号作成回路部■は、第6図と同じ構成でデジタル
時計用LSIIVのセグメントドライブ信号al、 e
lが入力される。
時計用LSIIVのセグメントドライブ信号al、 e
lが入力される。
コイル印加・静止時間設定回路部1llIとおいて、Z
はパワーオンクリア回路、 FF、はフリリプフロラ7
°、O20は無安定マlレチバイブレータ、I)FF1
お3及びI’)FF2はDフリッププロップ、AN’1
4はアンドゲート、OR6、OR7はオアゲート、NO
よけノアゲート、lN1はインバータ、TR5はトラン
ジスタ、SWよ。
はパワーオンクリア回路、 FF、はフリリプフロラ7
°、O20は無安定マlレチバイブレータ、I)FF1
お3及びI’)FF2はDフリッププロップ、AN’1
4はアンドゲート、OR6、OR7はオアゲート、NO
よけノアゲート、lN1はインバータ、TR5はトラン
ジスタ、SWよ。
SW2はモード切換スイ・ソチである。
デジタル時計用LSIIVは汎用のもので、出力とし7
て各(行のセグメントドライブ信号a工〜gl、a2〜
gz+ a3〜g3,34〜g4を出力する。SW3
、 SW4 ハRト11合わせスイ、ナテある。
て各(行のセグメントドライブ信号a工〜gl、a2〜
gz+ a3〜g3,34〜g4を出力する。SW3
、 SW4 ハRト11合わせスイ、ナテある。
「0」(黄出回路〜りにおいて、AN、5〜AN2oは
アンドゲート、IN2〜IN、はインバータ、I)L□
2〜I)L12は遅延回路、IN5〜IN・/は波形整
形用のインバータであり、デジタル時計用LS IIV
のセグメントドライブ信号d1〜a3. gl〜g3が
入力さrしている。
アンドゲート、IN2〜IN、はインバータ、I)L□
2〜I)L12は遅延回路、IN5〜IN・/は波形整
形用のインバータであり、デジタル時計用LS IIV
のセグメントドライブ信号d1〜a3. gl〜g3が
入力さrしている。
つぎに、この電気反転式表示時計の動作を第9図および
第10図を参照して説明する。
第10図を参照して説明する。
電源を投入してパワーオンクリアは1路Zから瞬時的に
出力PCがl’HJとなった後1分経過して基準信号作
成回路部■より第1発口の基準信号0が出力さハ、乙と
、フリノア゛フロツ7FF工の出力か「L」となって無
安定マルチバイブレータO5Cが発1辰を開始し、出力
C1ockを発生し、この出力C1ockかDフリノフ
゛フロlプI)FF、、 DFF2+こ入力はれること
になる。この場合、その出力Cl0CkはrHJ期間が
′■゛1で「L」期間がT27′ある。CのT:Lがコ
イ7し印加時[1j[であり、T2が静IjT、+寺間
である。
出力PCがl’HJとなった後1分経過して基準信号作
成回路部■より第1発口の基準信号0が出力さハ、乙と
、フリノア゛フロツ7FF工の出力か「L」となって無
安定マルチバイブレータO5Cが発1辰を開始し、出力
C1ockを発生し、この出力C1ockかDフリノフ
゛フロlプI)FF、、 DFF2+こ入力はれること
になる。この場合、その出力Cl0CkはrHJ期間が
′■゛1で「L」期間がT27′ある。CのT:Lがコ
イ7し印加時[1j[であり、T2が静IjT、+寺間
である。
I)フリ ノフ“フロツプ”DFFl、 I)FF2は
L記出力C1ockが加スられることもこより、それぞ
れ出力Q工、Q2.Q2を出力するCと番こなり、出力
C1ockとして2イ固目のバフレスが出力された後/
アゲ−) NOlよりリヤ1.トバルスaが出力され、
オアゲー1− OR6を介してフリリプフロラ1FF1
がリセ・フトされ、無安定マlレチパイブレータO8C
の発振か停止し、フリッソ°フロ、7°FF2〜FF、
もリセツトされる。
L記出力C1ockが加スられることもこより、それぞ
れ出力Q工、Q2.Q2を出力するCと番こなり、出力
C1ockとして2イ固目のバフレスが出力された後/
アゲ−) NOlよりリヤ1.トバルスaが出力され、
オアゲー1− OR6を介してフリリプフロラ1FF1
がリセ・フトされ、無安定マlレチパイブレータO8C
の発振か停止し、フリッソ°フロ、7°FF2〜FF、
もリセツトされる。
つまり、第1発口の基準信号0か発生すると、アンドゲ
ートAN14からパルスifi!T1のバフレスbか出
力され、1分の桁のトランジスタ′rR,が2rンとな
って]1w1間だけ1分表示用の一気反転式表示素子の
各セグメントの一方のコイ7+zC(Ya□〜Ccf6
□1こ共通に通電きれ、1分の桁の表示は消去される。
ートAN14からパルスifi!T1のバフレスbか出
力され、1分の桁のトランジスタ′rR,が2rンとな
って]1w1間だけ1分表示用の一気反転式表示素子の
各セグメントの一方のコイ7+zC(Ya□〜Ccf6
□1こ共通に通電きれ、1分の桁の表示は消去される。
−として、消去後、T2期間経過してDフリソアフロリ
7゛1)FF2の出力62が1−LJとなり、その後の
Tコ1期1■1トプンジスタTR5がオンとなってX点
に″電源が供給され、デジタル時計用LSIIVの1分
の(行のセグメントドライブ信号al”glのうちセグ
メントドライブ信号a1〜f1がrHJとな゛つてトラ
ンジスタ71’Ra1〜1’Rg。
7゛1)FF2の出力62が1−LJとなり、その後の
Tコ1期1■1トプンジスタTR5がオンとなってX点
に″電源が供給され、デジタル時計用LSIIVの1分
の(行のセグメントドライブ信号al”glのうちセグ
メントドライブ信号a1〜f1がrHJとな゛つてトラ
ンジスタ71’Ra1〜1’Rg。
かオンとなり、磁気反転式表示素子の1分の桁のセグメ
ントを駆動するコイルC01コC0f1に通電さ11.
1分の桁は10」と表示される。
ントを駆動するコイルC01コC0f1に通電さ11.
1分の桁は10」と表示される。
マタ、パワーオンクリア後1分経過後0時OO分と表示
されるべきであり、1.0分の桁と1時の桁も消去9表
示を行う必要がある。
されるべきであり、1.0分の桁と1時の桁も消去9表
示を行う必要がある。
ここで、第10図により「0」検出回路■iこついて説
明する。セグメントドライ1信号d1〜d3. g1〜
g3の表示数字毎の電圧レペlしを調べると図のよう【
こなる。したがって、セグメントドライブ信号d工〜d
3とセグメントドライブ@号g工〜g3の反転出力とを
アンドゲートAN15〜ハ□7にそれぞれ通すと、アン
ドゲートAN15〜AN1rlの出力c −eはそれぞ
れ図示のよりになり1.アンドゲートA−N15〜AN
17はそれぞれ図示のよう1こ表示が「0」のときに/
< /レスC′〜e′が余生することになる。すなわち
、出力e(よ1分の桁が「0−」のときにrHJとなり
、出力d(ま10分の桁が10」のときに[−H」とな
り、出力Cは1時の桁が10」のときにrHJとなり、
出力C〜eを微分したものがパルスC′〜e′となる。
明する。セグメントドライ1信号d1〜d3. g1〜
g3の表示数字毎の電圧レペlしを調べると図のよう【
こなる。したがって、セグメントドライブ信号d工〜d
3とセグメントドライブ@号g工〜g3の反転出力とを
アンドゲートAN15〜ハ□7にそれぞれ通すと、アン
ドゲートAN15〜AN1rlの出力c −eはそれぞ
れ図示のよりになり1.アンドゲートA−N15〜AN
17はそれぞれ図示のよう1こ表示が「0」のときに/
< /レスC′〜e′が余生することになる。すなわち
、出力e(よ1分の桁が「0−」のときにrHJとなり
、出力d(ま10分の桁が10」のときに[−H」とな
り、出力Cは1時の桁が10」のときにrHJとなり、
出力C〜eを微分したものがパルスC′〜e′となる。
パワーオンクリア直後は0時00分であるので、このと
きはフリ1.)70・ソl′FF2〜FF、の出力は1
゛H」となっている。したがって、パワーオンクリア後
1分経過後、アンドゲートANL4よりバフレス幅Tl
のパルスbが出力されると、前述のようにトランジスタ
TR,かオンどなるととも1こ、アン)−/7’ −ト
AN11〜AN13がオンとなってトランジスタTR0
〜TR3もメンとなって10時、1時および10分の桁
の磁気反転式表示素子のコイtv CCfa2〜C徨2
.C帆3〜Cσ3.C鴫、 〜Cへ、に通電され、10
時、1時および10分の桁の表示がそれぞれ消去される
。その後、Dフリリフ”フロ・ツブDFF2の出力υ2
がI’LJとなるとトランジスタTR5がオンと>’x
す、X点1こ電源か供給され、各桁のセグメントドライ
ブ信号aよ〜f1. a2〜f2pa3〜f3 iこよ
りトランジスタ′■゛I<a1〜TR,0,TRa2〜
TRf2. TRa3〜TRf3がオンとなって各桁の
コイ/l/COa□〜COf□、C0a2〜cof2.
C0a3〜C0f3に通電され、磁気反転式表示素子
がoHo o分と表示するCとになる。ただし、10時
の桁はセグメントド=?7fブ信号が入力さt″Lない
ため消去さね、たままである。
きはフリ1.)70・ソl′FF2〜FF、の出力は1
゛H」となっている。したがって、パワーオンクリア後
1分経過後、アンドゲートANL4よりバフレス幅Tl
のパルスbが出力されると、前述のようにトランジスタ
TR,かオンどなるととも1こ、アン)−/7’ −ト
AN11〜AN13がオンとなってトランジスタTR0
〜TR3もメンとなって10時、1時および10分の桁
の磁気反転式表示素子のコイtv CCfa2〜C徨2
.C帆3〜Cσ3.C鴫、 〜Cへ、に通電され、10
時、1時および10分の桁の表示がそれぞれ消去される
。その後、Dフリリフ”フロ・ツブDFF2の出力υ2
がI’LJとなるとトランジスタTR5がオンと>’x
す、X点1こ電源か供給され、各桁のセグメントドライ
ブ信号aよ〜f1. a2〜f2pa3〜f3 iこよ
りトランジスタ′■゛I<a1〜TR,0,TRa2〜
TRf2. TRa3〜TRf3がオンとなって各桁の
コイ/l/COa□〜COf□、C0a2〜cof2.
C0a3〜C0f3に通電され、磁気反転式表示素子
がoHo o分と表示するCとになる。ただし、10時
の桁はセグメントド=?7fブ信号が入力さt″Lない
ため消去さね、たままである。
その後、基準信号作成回路■から基準信号0がノ・力さ
バる毎に同様の動作により1分の桁の表示が11−次寂
化していく。ただし、1f¥fおよび10分の桁はその
ままである。
バる毎に同様の動作により1分の桁の表示が11−次寂
化していく。ただし、1f¥fおよび10分の桁はその
ままである。
つぎに、表示が0時09分となっている状態で乱幅(ば
号作成回路■から基準信号0カ1入力されるど、1分の
桁はAil記と同様に動作して19」から「0」に変化
する。また、1分の桁が1−Ojiこなることlコより
l−Oj G出回路■から/< /レスe′力S@生じ
、その結果、フリノアフロ・ノブFF4の出力力(IH
jとなり、アンドゲートAN13がオンとなり、10分
の桁表示が10−1から「1」に変化する。
号作成回路■から基準信号0カ1入力されるど、1分の
桁はAil記と同様に動作して19」から「0」に変化
する。また、1分の桁が1−Ojiこなることlコより
l−Oj G出回路■から/< /レスe′力S@生じ
、その結果、フリノアフロ・ノブFF4の出力力(IH
jとなり、アンドゲートAN13がオンとなり、10分
の桁表示が10−1から「1」に変化する。
つぎに、表示が0詩59分となっている状態で昂:準宕
号Oか人力されると、1分σ)桁カ1l−9J力諷ら1
0」に変化し、その表示が10膿と変化したこと1こよ
り「0」検出口l賂ν1から1< ルスd′、e′カ〜
発生し、フリ1,7°フロ、ノブFF2. FF、3
の出力が1−HJとなり、アンドゲートAN12 、
AN l:Sがオンとなり、10分の行の表示か10」
に変化し、1時の桁の表示力S「1」となる。
号Oか人力されると、1分σ)桁カ1l−9J力諷ら1
0」に変化し、その表示が10膿と変化したこと1こよ
り「0」検出口l賂ν1から1< ルスd′、e′カ〜
発生し、フリ1,7°フロ、ノブFF2. FF、3
の出力が1−HJとなり、アンドゲートAN12 、
AN l:Sがオンとなり、10分の行の表示か10」
に変化し、1時の桁の表示力S「1」となる。
9時59分7ハら10時OO分へ変化する場合および1
9時59分から20時OO分へ変化する場合には、「0
」検出回路■から/< jレスC′〜e′が発生し、同
様の動作で表示変更される。
9時59分から20時OO分へ変化する場合には、「0
」検出回路■から/< jレスC′〜e′が発生し、同
様の動作で表示変更される。
また、23時59分から0時OO分に変化するときも同
様である。
様である。
時刻修正を行うときは、モード切換スイ、ソチSW1゜
SW2を時刻合わせモードにしてX点へ0〕給電を禁出
し、同時にインバータIN□からrHJの出力b′を発
生させることにより磁気反転式表示素子の表示の消去の
みを行い、時刻合わせスイ、ソーrSW3.SW4によ
りモニタ用表示素子Vを児ながら時刻合わせを行う。し
Tこがって、時刻調整中はデジタIし時計用LSIjl
/のセグメントドライブ信号a工〜g]、132〜g2
133〜g3+ a4〜g4は変化するが、磁気反転式
表示素子の表示は消去されたままとなる。
SW2を時刻合わせモードにしてX点へ0〕給電を禁出
し、同時にインバータIN□からrHJの出力b′を発
生させることにより磁気反転式表示素子の表示の消去の
みを行い、時刻合わせスイ、ソーrSW3.SW4によ
りモニタ用表示素子Vを児ながら時刻合わせを行う。し
Tこがって、時刻調整中はデジタIし時計用LSIjl
/のセグメントドライブ信号a工〜g]、132〜g2
133〜g3+ a4〜g4は変化するが、磁気反転式
表示素子の表示は消去されたままとなる。
この磁気反転式表示時計は、時刻合わせ中は磁気反転式
表示素子の表示を消去しに状I!;11こ保持で−きる
ので、誤表示のおそれがなくなる。すなわち、磁気反転
式表示素子の反転機構の追従性カミ蛍光表示管や発光ダ
イオードに比べて極端番こ悪く、汎用のデジタル時計用
LSIIVからの時刻修正用早送りGa号では、全く追
従できず、誤表示を行うという問題があったか、このよ
うな問題を解決することかできる。
表示素子の表示を消去しに状I!;11こ保持で−きる
ので、誤表示のおそれがなくなる。すなわち、磁気反転
式表示素子の反転機構の追従性カミ蛍光表示管や発光ダ
イオードに比べて極端番こ悪く、汎用のデジタル時計用
LSIIVからの時刻修正用早送りGa号では、全く追
従できず、誤表示を行うという問題があったか、このよ
うな問題を解決することかできる。
以上のように、この発明の基準信号作成回路は、7セグ
メント表示器を駆動するデジタV時計用集積回路から出
力されて上側水平片セグメントを駆動する第1のセグメ
ントドライブ信号を一定時間遅延する第1の遅延回路と
、前記第1のセグメントドライブ信号と前記第1の遅延
回路の出力の排fTo的論理和をとる第1のエクスク!
レーシブオ7[El路と、前記デジタlし時計用集M回
路から出力されて左下fllll垂直片セグメントをv
1!II/lする第2のセグメントドライブ信号を一定
時間遅延する第2の遅延回路と、―jI記第2のセグメ
ントドライブ信号と前記第2の遅延回路の出力の排飴的
論理和をとる第2のエクスクIレーシブオア回路と、n
il記@lおよび呆2のエクスクル′−シ1オア回路の
出力の論理オロをとるオア回路とを備えているので、簡
単な四路イイi4成で安価にデジタlし時計用LSIの
セグメントドライブ信号から一定周期の基準信号を作成
することができるという効果がある。
メント表示器を駆動するデジタV時計用集積回路から出
力されて上側水平片セグメントを駆動する第1のセグメ
ントドライブ信号を一定時間遅延する第1の遅延回路と
、前記第1のセグメントドライブ信号と前記第1の遅延
回路の出力の排fTo的論理和をとる第1のエクスク!
レーシブオ7[El路と、前記デジタlし時計用集M回
路から出力されて左下fllll垂直片セグメントをv
1!II/lする第2のセグメントドライブ信号を一定
時間遅延する第2の遅延回路と、―jI記第2のセグメ
ントドライブ信号と前記第2の遅延回路の出力の排飴的
論理和をとる第2のエクスクIレーシブオア回路と、n
il記@lおよび呆2のエクスクル′−シ1オア回路の
出力の論理オロをとるオア回路とを備えているので、簡
単な四路イイi4成で安価にデジタlし時計用LSIの
セグメントドライブ信号から一定周期の基準信号を作成
することができるという効果がある。
@1図はセグメント表示素子の構成図、第2図+A1〜
(JlはO〜9までの表示状態を示す説明図、第3し1
は従来の基準信号作成回路の回路図、第4図はその各部
の波形図、第5図はこの発明の原理説明のための波形図
、第6(2)はこの発明の一笑施例の回路図、第7図は
その各部の波形図、第8図(A1−[Dlは実施例の基
準信号作成回路を内蔵したla気層反転式表示時計回路
図、第9図および第10図はその各部の波形図である。 DLlo、 DLll−遅延回路、H8l09H5II
−波形整形回路、EXI、 EX2・・・エクスク
ルーシプメアゲート、OR2・・・オアゲート A el L HL HL HL HL H第5図 第7図 − α ヒ
(JlはO〜9までの表示状態を示す説明図、第3し1
は従来の基準信号作成回路の回路図、第4図はその各部
の波形図、第5図はこの発明の原理説明のための波形図
、第6(2)はこの発明の一笑施例の回路図、第7図は
その各部の波形図、第8図(A1−[Dlは実施例の基
準信号作成回路を内蔵したla気層反転式表示時計回路
図、第9図および第10図はその各部の波形図である。 DLlo、 DLll−遅延回路、H8l09H5II
−波形整形回路、EXI、 EX2・・・エクスク
ルーシプメアゲート、OR2・・・オアゲート A el L HL HL HL HL H第5図 第7図 − α ヒ
Claims (1)
- 7セグメント表示器を駆動するデジタル時計用集積回路
から出力されてヒ側水平Rセグメントをメ区動する第1
のセグメントドライブ信号を一定時間遅延する第1の遅
延回路と、前記第1のセグメントドライブ信号と11↑
[記@1の遅延回路の出力の排他的論理和をとる第1の
エクスクル−シブオア回路と、前記デジタル時計用集積
回路から出力されて左丁1則さ兵直片セグメントを駆動
する第2のセグメン)・ドライブ信号を一定時間遅延す
る第2の遅延回路と、月11記第2のセグメントドライ
ブ信号と111記第2の遅延回路の出力の排他的論理和
をとる第2のエクスクル−シブオア回路と、前記第1お
よび第2のエクスクM−シブオア回路の出力の論理和を
とるオア回路とを備えた基準信号作成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17353282A JPS5981586A (ja) | 1982-09-30 | 1982-09-30 | 基準信号作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17353282A JPS5981586A (ja) | 1982-09-30 | 1982-09-30 | 基準信号作成回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015739A Division JPS5961795A (ja) | 1983-01-31 | 1983-01-31 | 磁気反転式表示時計 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5981586A true JPS5981586A (ja) | 1984-05-11 |
Family
ID=15962274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17353282A Pending JPS5981586A (ja) | 1982-09-30 | 1982-09-30 | 基準信号作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5981586A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5163168A (en) * | 1990-03-30 | 1992-11-10 | Matsushita Electric Industrial Co., Ltd. | Pulse signal generator and redundancy selection signal generator |
-
1982
- 1982-09-30 JP JP17353282A patent/JPS5981586A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5163168A (en) * | 1990-03-30 | 1992-11-10 | Matsushita Electric Industrial Co., Ltd. | Pulse signal generator and redundancy selection signal generator |
| US5617049A (en) * | 1990-03-30 | 1997-04-01 | Matsushita Electric Industrial Co., Ltd. | Pulse signal generator and redundancy selection signal generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3485033A (en) | Electronic timepiece having light beam adjustment means | |
| US3959963A (en) | Solid-state display for time-piece | |
| US3541779A (en) | Electronic timepiece | |
| US3760406A (en) | Liquid crystal display circuit | |
| JPS5981586A (ja) | 基準信号作成回路 | |
| US6256265B1 (en) | Time display | |
| US3839856A (en) | Solid state watch with calendar display | |
| CN101995819B (zh) | 时钟 | |
| US4412749A (en) | Programmable electronic time and tide clock | |
| JPH0415917B2 (ja) | ||
| GB2062302A (en) | Electronic timepieces | |
| US4423963A (en) | Electronic timepiece having illumination level | |
| US3724201A (en) | Nuclear-paced solid state wristwatch | |
| CN107544235B (zh) | 信息显示装置 | |
| JPS61237082A (ja) | 電子時計 | |
| FR2330053A1 (fr) | Montre numerique comportant un dispositif avertisseur | |
| JPS5961795A (ja) | 磁気反転式表示時計 | |
| JPS599246Y2 (ja) | 液晶表示装置 | |
| CA1072746A (en) | Electronic timepiece with l.e.d. display operated by scanning system | |
| JPH01221696A (ja) | バイナリ時計 | |
| JPS5813874B2 (ja) | 電子表示時計 | |
| CN115428064B (zh) | 点矩阵型显示装置以及计时装置 | |
| CH622664B (de) | Elektronisches zeitmessgeraet. | |
| GB2076576A (en) | Liquid Crystal Driving Circuit | |
| CN2485681Y (zh) | 全电子显示世界时钟 |