JPS5982769A - 薄膜シリコントランジスタ - Google Patents
薄膜シリコントランジスタInfo
- Publication number
- JPS5982769A JPS5982769A JP57193812A JP19381282A JPS5982769A JP S5982769 A JPS5982769 A JP S5982769A JP 57193812 A JP57193812 A JP 57193812A JP 19381282 A JP19381282 A JP 19381282A JP S5982769 A JPS5982769 A JP S5982769A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- line
- source
- transistor
- source line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜シリコントランジスタに関するものであり
、ざらには電極配線の断線防止を目的としたものである
。
、ざらには電極配線の断線防止を目的としたものである
。
近年情報化社会といわれる中で、コンピューター明達機
器の発展には目ざましいものがあり、これにともなって
表示装置においても従来からのＣＲＴにかわるものとし
て各種の平面ディスプレーの開発も盛んである。特に平
面ディスプレーでは液晶ディスプレーが低重力、低電圧
、又は受光タイプのための見易すブの面で時計電卓には
元より家電製品、自動車用パネルとしても巾広く用いら
れている。
器の発展には目ざましいものがあり、これにともなって
表示装置においても従来からのＣＲＴにかわるものとし
て各種の平面ディスプレーの開発も盛んである。特に平
面ディスプレーでは液晶ディスプレーが低重力、低電圧
、又は受光タイプのための見易すブの面で時計電卓には
元より家電製品、自動車用パネルとしても巾広く用いら
れている。
又、現在ＯＦＴに替る安価だ平面ディスプレーとして注
目されているものに薄膜シリコントランジスタのアクテ
ィブマトリックスによって液晶を駆動する方式が検討さ
れている。
目されているものに薄膜シリコントランジスタのアクテ
ィブマトリックスによって液晶を駆動する方式が検討さ
れている。
これは透明基板上にスイッチング用薄膜シリコントラン
ジスタ回路をマトリックス状に形成し、この基板と他の
一方の透明ガラス板間に液晶を封入した画像表示用のデ
ィスプレーパネルである。
ジスタ回路をマトリックス状に形成し、この基板と他の
一方の透明ガラス板間に液晶を封入した画像表示用のデ
ィスプレーパネルである。
アクティブマトリックスによる液晶表示装置の画素の構
成の一例を゛第１図に示した。
成の一例を゛第１図に示した。
スイッチングトランジスタ１のゲー）！ｆｄゲートライ
ン４に、ソース１！椿はソースライン５にそれぞれ接続
これ、ドレイン電極は液晶３の駆動Ｎ椿及び、コンデン
サー２の一方の電極に接続ばれている。、り薄膜シリコ
ントランジスタを用いガラス板上にアクティブマトリッ
クスを構成した場合の一画素の構成例を示したものが第
２図の平面図である、６は薄膜シリコントランジスタの
ドレイン、チャンネル、ソースを形成する多結晶シリコ
ンであり、ゲート電極はゲートライン７に接続され、又
ソース電析はソースライン８に接続されている。夕、液
晶駆動電極９は図かられかるように薄膜シリコントラン
ジスタのドレインの多結晶シリコンを研在して設けられ
れば製造工程が簡単となる。しかるに光透過型の液晶表
示装置の場合液晶駆動１［ｉ９け、導電性を有する透明
電極でなければならないが、薄膜シリコントランジヌタ
乙の材料として用いる多結晶シリコンは、１０００λ程
度に薄くしても光を余り通さずさらに、干渉色により着
色され駆動電極として用いることは出来ない。現在導電
性の透明物質としては酸化スズ又は酸化インジウムある
いは酸化スズと酸化インジウムの合金Ｃ以下ＩＴＯとい
う）を用いるのが液晶を用いた表示装置の一般的な方法
であって、安定性、導電性、光の透過性が非常に良く、
透明電極として理想的である。
ン４に、ソース１！椿はソースライン５にそれぞれ接続
これ、ドレイン電極は液晶３の駆動Ｎ椿及び、コンデン
サー２の一方の電極に接続ばれている。、り薄膜シリコ
ントランジスタを用いガラス板上にアクティブマトリッ
クスを構成した場合の一画素の構成例を示したものが第
２図の平面図である、６は薄膜シリコントランジスタの
ドレイン、チャンネル、ソースを形成する多結晶シリコ
ンであり、ゲート電極はゲートライン７に接続され、又
ソース電析はソースライン８に接続されている。夕、液
晶駆動電極９は図かられかるように薄膜シリコントラン
ジスタのドレインの多結晶シリコンを研在して設けられ
れば製造工程が簡単となる。しかるに光透過型の液晶表
示装置の場合液晶駆動１［ｉ９け、導電性を有する透明
電極でなければならないが、薄膜シリコントランジヌタ
乙の材料として用いる多結晶シリコンは、１０００λ程
度に薄くしても光を余り通さずさらに、干渉色により着
色され駆動電極として用いることは出来ない。現在導電
性の透明物質としては酸化スズ又は酸化インジウムある
いは酸化スズと酸化インジウムの合金Ｃ以下ＩＴＯとい
う）を用いるのが液晶を用いた表示装置の一般的な方法
であって、安定性、導電性、光の透過性が非常に良く、
透明電極として理想的である。
又ソースライン８は一般的にはアルミニウム又はシリコ
ン入りのアルミニウムが用いられているが製造工程を簡
略化するため液晶駆動電極材である工ＴＯを用い液晶駆
動電極９と同時に形成することが可能である。この場合
液晶駆動電極部は光の透過率を高めるため可能な限り薄
い工Ｔｏで形成されることが望ましいがソースラインの
配線抵抗を下げるためにはおのずと限界があり普通２０
００λ前後の膜厚が配線抵抗及び透過率の面で良いとさ
れている。又、液晶駆動電極は表示性能を向上はせる目
的からも面積を可能な限り大きくとる必要があるためソ
ースライン巾は逆にできる限り細い方向にもっていくこ
とが理想である。
ン入りのアルミニウムが用いられているが製造工程を簡
略化するため液晶駆動電極材である工ＴＯを用い液晶駆
動電極９と同時に形成することが可能である。この場合
液晶駆動電極部は光の透過率を高めるため可能な限り薄
い工Ｔｏで形成されることが望ましいがソースラインの
配線抵抗を下げるためにはおのずと限界があり普通２０
００λ前後の膜厚が配線抵抗及び透過率の面で良いとさ
れている。又、液晶駆動電極は表示性能を向上はせる目
的からも面積を可能な限り大きくとる必要があるためソ
ースライン巾は逆にできる限り細い方向にもっていくこ
とが理想である。
しかしながら、第２図の如くソースライン８けゲートラ
イン７を絶縁膜を介して横ぎる構造となっておｈ％ζら
には薄膜シリコントランジスタの多結晶シリコン領域６
をも横ぎる構造となっている。しかも第３図の如くソー
スライン１２も多結晶シリコンのトランジスタ領域１１
の両者とも断面構造は段差部にて下地の絶縁膜１ｏが矢
印の如くえぐれを生じている。これは製造工程中におい
て表面清浄化を目的とする絶縁膜表面層をわずかエツチ
ング除去する工程のためであわ、この工程は品質の安定
性を確保するため必要不可欠なものである、段差部にわ
ずかなえぐれを生じた領域を薄い膜厚のソースライン１
２が横ぎる場合は第４図の如くソースライン１３が段差
部にて〈濾び状にエツチングが進行しついにはラインの
断線につながることになる。液晶表示装置において、各
画素の表示欠陥は、欠陥個所が集中しない限り、表示効
果をそれほどそこなうものではないが、前記の如くライ
ン断線は一本の線欠陥として表われ、表示効果を大きく
そこなうことになる。
イン７を絶縁膜を介して横ぎる構造となっておｈ％ζら
には薄膜シリコントランジスタの多結晶シリコン領域６
をも横ぎる構造となっている。しかも第３図の如くソー
スライン１２も多結晶シリコンのトランジスタ領域１１
の両者とも断面構造は段差部にて下地の絶縁膜１ｏが矢
印の如くえぐれを生じている。これは製造工程中におい
て表面清浄化を目的とする絶縁膜表面層をわずかエツチ
ング除去する工程のためであわ、この工程は品質の安定
性を確保するため必要不可欠なものである、段差部にわ
ずかなえぐれを生じた領域を薄い膜厚のソースライン１
２が横ぎる場合は第４図の如くソースライン１３が段差
部にて〈濾び状にエツチングが進行しついにはラインの
断線につながることになる。液晶表示装置において、各
画素の表示欠陥は、欠陥個所が集中しない限り、表示効
果をそれほどそこなうものではないが、前記の如くライ
ン断線は一本の線欠陥として表われ、表示効果を大きく
そこなうことになる。
本発明はかかる従来の欠点を除去するものであ ５−
リ、ソースラインのゲートライン及び多結晶シリコント
ランジスタとの重なり領域を仙よりライン 巾を太く
することにより、ソースラインの断線を防止するもので
ある。
ランジスタとの重なり領域を仙よりライン 巾を太く
することにより、ソースラインの断線を防止するもので
ある。
以下本発明を実施例をもとに詳細に説明する。
第５図は薄膜シリコントランジスタを用いたアクティブ
マトリックス液晶表示装置の本発明による製造工程を説
明するものである。
マトリックス液晶表示装置の本発明による製造工程を説
明するものである。
第５図（ハ））ではガラス板１４の表面上に多結晶シリ
コン薄膜１５を形成し、薄膜シリコントランジスタのド
レイン轡チャンネルｅソース領域とすべき部分以外をエ
ツチング除去した時の断面を示したものである。薄膜シ
リコントランジスタのドレイン及びソース領域には高濃
度の不純物が拡散される。次に第５図（ｂ）に示される
様に多結晶シリコン薄膜１５の表面をおおってシリコン
酸化膜１６を形成する。このシリコン酸化膜は多結晶シ
リコン１５の表面を熱酸化して得たものでも、又気相反
応生長法によって得たものでも良い。さらにはシリコン
酸化膜でなく他の絶縁膜、例えばシリコ ６ − ン空化膜アルミナ膜等でもよい。次にドレイソ領域上ノ
シリコン酸化膜１６にコンタクトホールを開孔し、ドレ
イン型棒を取り出し窓を作る。
コン薄膜１５を形成し、薄膜シリコントランジスタのド
レイン轡チャンネルｅソース領域とすべき部分以外をエ
ツチング除去した時の断面を示したものである。薄膜シ
リコントランジスタのドレイン及びソース領域には高濃
度の不純物が拡散される。次に第５図（ｂ）に示される
様に多結晶シリコン薄膜１５の表面をおおってシリコン
酸化膜１６を形成する。このシリコン酸化膜は多結晶シ
リコン１５の表面を熱酸化して得たものでも、又気相反
応生長法によって得たものでも良い。さらにはシリコン
酸化膜でなく他の絶縁膜、例えばシリコ ６ − ン空化膜アルミナ膜等でもよい。次にドレイソ領域上ノ
シリコン酸化膜１６にコンタクトホールを開孔し、ドレ
イン型棒を取り出し窓を作る。
次に第５図（Ｃ）の如く、高濃変に不純物をドープした
多結晶シリコンを用いにゲートライン１７を形成後、絶
縁膜１８を基板主面全面に堆積する。
多結晶シリコンを用いにゲートライン１７を形成後、絶
縁膜１８を基板主面全面に堆積する。
次に第５図（ｄ）の如く、基板主面上にＩＴＯ膜１７ｙ
２ｏｏｏＸ スパッタしたのちホトエツチングにて液
晶駆動電極部とソースラインを同時に形成する。
２ｏｏｏＸ スパッタしたのちホトエツチングにて液
晶駆動電極部とソースラインを同時に形成する。
この際前述の如くゲートライン１９及びトランジスター
領域２０の段差部には工程中のエツチング液を用いたク
リーニング工程により、矢印の如くえぐれを生じており
、そのためＩＴＯにて形成したソースライン１８の前記
えぐれ個所との交点部はわずかくさび状の横方向へのエ
ツチングが第４図と同じ様に進行しておりエツチングを
過度に行なうことによりこのくさび状のエツチングが更
に進行し、やがてラインの断線につながる。そのため本
発明においてはソースライン２２の巾をゲートライン２
３Ｅｌびトランジスタのソース領域２４との重なり部の
入館６図の如く太くすることにより仮りにエツチングが
過度に行なわれても断線が生じ難くするとともにトラン
ジスタのソース領域の段差部分２５において仮りに断線
が生じても第６図矢印の如くソース領域の周辺部２１に
て確実にラインが導通している形状とｔｌっている。な
お部分的にこの様なソース領域との断線が生じても各画
素の点欠陥としてあられれ表示性能にはさほど影響しな
い。しかしながらラインそのものが断線した場合におい
ては線状の欠陥が表示されるため表示性能が確実に低下
し製品として使用は不可能となる。
領域２０の段差部には工程中のエツチング液を用いたク
リーニング工程により、矢印の如くえぐれを生じており
、そのためＩＴＯにて形成したソースライン１８の前記
えぐれ個所との交点部はわずかくさび状の横方向へのエ
ツチングが第４図と同じ様に進行しておりエツチングを
過度に行なうことによりこのくさび状のエツチングが更
に進行し、やがてラインの断線につながる。そのため本
発明においてはソースライン２２の巾をゲートライン２
３Ｅｌびトランジスタのソース領域２４との重なり部の
入館６図の如く太くすることにより仮りにエツチングが
過度に行なわれても断線が生じ難くするとともにトラン
ジスタのソース領域の段差部分２５において仮りに断線
が生じても第６図矢印の如くソース領域の周辺部２１に
て確実にラインが導通している形状とｔｌっている。な
お部分的にこの様なソース領域との断線が生じても各画
素の点欠陥としてあられれ表示性能にはさほど影響しな
い。しかしながらラインそのものが断線した場合におい
ては線状の欠陥が表示されるため表示性能が確実に低下
し製品として使用は不可能となる。
以上の如く本発明はソースラインの断線を防止する方法
としてゲートラインとの交点領域及びトランジスタのソ
ース領域との交点領域を第６図の如くソースライン中を
太くシ竹にソース領域との重なり部においては完全にソ
ース領域の外周部をソースラインが覆う形にて形成され
ているためソースラインの断線を確実に防止でき液晶表
示パネルの品質の向上はもとより低価格化にも大いに寄
奥するものである。
としてゲートラインとの交点領域及びトランジスタのソ
ース領域との交点領域を第６図の如くソースライン中を
太くシ竹にソース領域との重なり部においては完全にソ
ース領域の外周部をソースラインが覆う形にて形成され
ているためソースラインの断線を確実に防止でき液晶表
示パネルの品質の向上はもとより低価格化にも大いに寄
奥するものである。
なお本発明の実施例においてはソースライン中をゲート
ラインとの交点領域及びトランジスタのソース領域の両
方とも線巾を広げる方式にて説明しているが、製造方式
によってはいずれか一方のみ断線が生じやすい場合も考
えられるため、必要に応じていずれか一方のみ線巾を太
くすることでもかまわない。
ラインとの交点領域及びトランジスタのソース領域の両
方とも線巾を広げる方式にて説明しているが、製造方式
によってはいずれか一方のみ断線が生じやすい場合も考
えられるため、必要に応じていずれか一方のみ線巾を太
くすることでもかまわない。
第７図及び第８図はその実施例の一例であり、第７図は
トランジスタのソース領域２６における外周部を完全に
覆った形状にてソースライン２７が形成これている。第
８図はゲートライン２８との重なり領域の入ソースライ
ン２９の線巾を広げたものである。
トランジスタのソース領域２６における外周部を完全に
覆った形状にてソースライン２７が形成これている。第
８図はゲートライン２８との重なり領域の入ソースライ
ン２９の線巾を広げたものである。
なお実施例において工ＴＯ膜厚を２０００スに設定し説
明しているが２ｏｏｏＸ程度が透過率及びライン抵抗の
面にて好ましい膜厚と考えられるが特に限定するもので
はない。又ソースラインの配線材料は工程の簡略化のた
め液晶表示型棒である工ＴＯと同一材料が好ましいが他
の配線材料例えばアル ９− ミニラム、アルミニウム合金等でも本発明を逸脱するも
のではない。
明しているが２ｏｏｏＸ程度が透過率及びライン抵抗の
面にて好ましい膜厚と考えられるが特に限定するもので
はない。又ソースラインの配線材料は工程の簡略化のた
め液晶表示型棒である工ＴＯと同一材料が好ましいが他
の配線材料例えばアル ９− ミニラム、アルミニウム合金等でも本発明を逸脱するも
のではない。
なお本発明におけるソースライン１］は設計上決足され
るものでありソース領域あるいは液晶表示ｌｉｔ給の寸
度により限定されるものであってゲートラインの重なり
部の線巾もさらにはトランジスタのソース領域からのオ
ーバーラツプ量もおのずと限定範囲内にて決定これるも
のである。
るものでありソース領域あるいは液晶表示ｌｉｔ給の寸
度により限定されるものであってゲートラインの重なり
部の線巾もさらにはトランジスタのソース領域からのオ
ーバーラツプ量もおのずと限定範囲内にて決定これるも
のである。
第１図はアクティブマトリックス液晶表示装置の１つの
画素の構成例を示したものであり、第２図は従来の薄膜
シリコントランジスタを用いたアクティブマトリックス
液晶表示装置の１つの画素のパネル上での構成例の一例
を示した平面図である。第３図は第２図の断面図である
。 第４図はソースラインがゲートライン及びトランジスタ
のソース領域とクロスする部分に発生する〈ζび状のサ
イドエッチ状態を示す平面図である。 １０− 第５図（ａ−ｄ）は本発明の薄膜シリコントラジスタの
製造工程を示す断面図である。 第６図、第７図、第８図は本発明におけるソースライン
の形状を示すためのソースラインとゲートライン及びト
ランジスタのソース領域近傍の平面図である。 １．６・・・・・・薄膜シリコントランジスタ２・・・
・・・コンデンサー ３・・・・・・液晶 ４、７．１２．１７．２３．２８・・・・・・ゲートラ
イン５、８．１３．２２．２７．．２９・・・・・・ソ
ースライン９・・・・・・液晶表示電極 １０．１８・・・・・・絶縁膜 １１・・・・・・薄膜シリコントランジスタ１４・・・
・・ガラス板 １５・・・・・・多結晶シリコン薄膜 １６・・・・・・シリコン酸化膜 ２０・・・・・・薄膜シリコントランジスタ２１ ・・
・・・・ンース領塚の周辺部２５・・・・・・ ソース
領域の段差部２４．２６・・・・・・ソース領域 具 上 出願人 株式会社 諏訪精工舎 第１図 第３図 第４図
画素の構成例を示したものであり、第２図は従来の薄膜
シリコントランジスタを用いたアクティブマトリックス
液晶表示装置の１つの画素のパネル上での構成例の一例
を示した平面図である。第３図は第２図の断面図である
。 第４図はソースラインがゲートライン及びトランジスタ
のソース領域とクロスする部分に発生する〈ζび状のサ
イドエッチ状態を示す平面図である。 １０− 第５図（ａ−ｄ）は本発明の薄膜シリコントラジスタの
製造工程を示す断面図である。 第６図、第７図、第８図は本発明におけるソースライン
の形状を示すためのソースラインとゲートライン及びト
ランジスタのソース領域近傍の平面図である。 １．６・・・・・・薄膜シリコントランジスタ２・・・
・・・コンデンサー ３・・・・・・液晶 ４、７．１２．１７．２３．２８・・・・・・ゲートラ
イン５、８．１３．２２．２７．．２９・・・・・・ソ
ースライン９・・・・・・液晶表示電極 １０．１８・・・・・・絶縁膜 １１・・・・・・薄膜シリコントランジスタ１４・・・
・・ガラス板 １５・・・・・・多結晶シリコン薄膜 １６・・・・・・シリコン酸化膜 ２０・・・・・・薄膜シリコントランジスタ２１ ・・
・・・・ンース領塚の周辺部２５・・・・・・ ソース
領域の段差部２４．２６・・・・・・ソース領域 具 上 出願人 株式会社 諏訪精工舎 第１図 第３図 第４図
Claims (1)
- スイッチング用薄膜シリコントランジスタとソース線及
びゲート線からなるアクティブマトリックス基板におい
て、前Ｆスイッチング用薄膜シリコントランジスタのソ
ース領域と、ゲート線のいずれか一方夕は両方に重なり
合うデータ線の線巾は他の領域を走るデータ紳巾より広
く形成され、シカも前Ｆスイッチング用薄膜シリコント
ランジスタのソース領域上を走るソース線はソース領域
長端の周辺をも被覆して形成されていることを特徴とす
る薄膜シリコントランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193812A JPS5982769A (ja) | 1982-11-04 | 1982-11-04 | 薄膜シリコントランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193812A JPS5982769A (ja) | 1982-11-04 | 1982-11-04 | 薄膜シリコントランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5982769A true JPS5982769A (ja) | 1984-05-12 |
Family
ID=16314169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57193812A Pending JPS5982769A (ja) | 1982-11-04 | 1982-11-04 | 薄膜シリコントランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5982769A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236266A (ja) * | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS63222443A (ja) * | 1987-03-11 | 1988-09-16 | Alps Electric Co Ltd | 薄膜トランジスタマトリツクスアレイ |
| US5075674A (en) * | 1987-11-19 | 1991-12-24 | Sharp Kabushiki Kaisha | Active matrix substrate for liquid crystal display |
| US5276540A (en) * | 1990-11-30 | 1994-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate with conductive film covering transparent conductive film portion connecting additional and non-additional capacitance portions of pixel electrode |
| US5287206A (en) * | 1990-11-30 | 1994-02-15 | Sharp Kabushiki Kaisha | Active matrix display device |
-
1982
- 1982-11-04 JP JP57193812A patent/JPS5982769A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236266A (ja) * | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS63222443A (ja) * | 1987-03-11 | 1988-09-16 | Alps Electric Co Ltd | 薄膜トランジスタマトリツクスアレイ |
| US5075674A (en) * | 1987-11-19 | 1991-12-24 | Sharp Kabushiki Kaisha | Active matrix substrate for liquid crystal display |
| US5276540A (en) * | 1990-11-30 | 1994-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate with conductive film covering transparent conductive film portion connecting additional and non-additional capacitance portions of pixel electrode |
| US5287206A (en) * | 1990-11-30 | 1994-02-15 | Sharp Kabushiki Kaisha | Active matrix display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5028122A (en) | Liquid crystal active-matrix display device | |
| JP3226836B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPS6265017A (ja) | 冗長な導体構造を持つ薄膜ｆｅｔ駆動形液晶表示装置 | |
| KR20010025955A (ko) | 반사투과 복합형 박막트랜지스터 액정표시장치 | |
| KR980010562A (ko) | 박막 트랜지스터-액정표시장치 및 그 제조방법 | |
| US20070024770A1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2003207794A (ja) | アクティブマトリクス型表示装置 | |
| JPH09281522A (ja) | アクティブマトリクス液晶表示パネル | |
| JPS5982769A (ja) | 薄膜シリコントランジスタ | |
| US20020163603A1 (en) | Liquid crystal display device and method for fabricating the same | |
| JP3234168B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JP2003158133A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| JPH07175087A (ja) | 液晶表示装置 | |
| JPH10133234A (ja) | 液晶表示装置 | |
| JPH0425700B2 (ja) | ||
| US5909263A (en) | Liquid crystal display panel array structure at a pixel contact hole | |
| KR100488923B1 (ko) | 액정표시소자 | |
| KR0151877B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| JPH0823641B2 (ja) | 非晶質シリコン薄膜トランジスタアレイ基板の製造方法 | |
| JPH01219825A (ja) | 非晶質シリコン薄膜トランジスタ | |
| KR20010063295A (ko) | 인플랜 필드 스위칭 모드 액정표시장치의 제조방법 | |
| JP3740868B2 (ja) | 電気光学装置用基板及びその製造方法、電気光学装置並びにそれを用いた電子機器 | |
| JPS639977A (ja) | 薄膜トランジスタ | |
| KR0174034B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |