JPS5983544A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は電源装置、特に電子計算機、電子タイプライタ
などに用いられる、内部のＲＡＭ　　（ランタムアクセ
スメモリ）の記憶情報のバックアップ用の電源装置に関
するものである。

従来技術 近年、電子計算機などの重要な記憶素子としてＲＡＭが
多用されているが、ＩＣ化されたＲＡＭはいわゆるメモ
リの不揮発性機能を有していないので、ＲＡＭに対して
印加される電源電圧が断たれた場合、あるいはその動作
保障電圧より下った場合には記憶情報が失われてしまう
。

従って、電子計算機、ファクシミリ、電子タイプライタ
などのＲＡＭを用いる機器では、停電時のための記憶情
報保護のため、あるいは電源が断たれても記憶内容を保
持する必要がある場合には、電池により少なくともＲＡ
Ｍに電源電圧を供給するバックアップシステムを設ける
のが普通である。

磁気テープや磁気ディスクなどの固定記憶媒体を用いれ
ば、このようなバックアップ電源は不必要となるが、そ
のかわりテープレコーダやディスクドライブ等、非常に
高価な周辺機器が必要となる。このため、小型化、ある
いはローコスト化の要求の強い機器ではＲＡＭ素子とバ
ックアップ電源を用いるのが現実的であり、一般によく
用いられる手法である。これは、テープ、ディスクなど
の固定記憶媒体のアクセスタイムが長い、という問題も
あるので、それほど大きな記憶容量を必要としない機器
では無駄が多い、という理由からでもある。

ところで、このようなバックアップ電源装置に与えられ
る課題は、電源電圧を正確に検出し、この値が規準値（
動作保障電圧）を割った際にできるだけ速やかに電池に
よる電源電圧に切り換え、あるいはこれに加えてＲＡＭ
のコントロール端子を制御してデータ保持モードに移行
させることである。つまり、この切り換えタイミングの
正確さが重要であるが、従来のバックアップ電源装置で
は電源電圧の検出をツェナーダイオードを用いて行なっ
ていたためにこのタイミングに正確さを欠く、という欠
点があった。

すなわち、ツェナーダイオードはそのしきい値付近では
なだらかな電流特性を有するのが普通で、あるしき値を
境にしてほとんどデジタル的に急峻に作動するような理
想的過渡特性を有するツェナーダイオードは存在しない
。従ってツェナーダイオードのカットオフ特性を利用し
、そのツェナーダイオード電流によりコントロールトラ
ンジスタを０Ｎ１０ＦＦさせて切り換えを行なう従来の
バックアップ電源装置では、コントロール用トランジス
タを瞬時にＯＮ〜ＯＦＦ状態の間で移行させることがで
きない、・という欠点があった。

このため、電源電圧が規準値を割ってもＲＡＭがデータ
保持モードに移行しない、逆に電源電圧が保障電圧範囲
内にある内にＲＡＭが保持モードに移行してしまう、と
いうこともあり得る。

目　　　的 本発明は以上の諸点に鑑みて成されたもので、簡単な構
造により正確なタイミングで主電源からバックアップ電
源への切り換えを行なうことができる電源装置を提供す
ることを目的とする。

実施例 以下、図面に示す実施例に基づき本発明の詳細な説明す
る。

図は本発明の電源装置の一実施例を示しており、主とし
て、コンパレータＡ、トランジスタＱ１．Ｑ３から成る
電源切り換え系と、コンパレータＡに追従動作するコン
パレータＢ、トランジスタＱ２．Ｑ４から成るチップデ
ィスイネーブル系から成り立っている。

同図において主電源系から供給される電圧は端子ｌ、２
からトランジスタＱ３のコレフタルベースを介してＲＡ
Ｍ　１０に供給されるよう構成されている。分圧用の抵
抗Ｒ１，Ｒ２によって分圧された電圧はコンパレータＡ
の子端子に接続され、基準電圧Ｂ、と比較される。コン
パレータＡの出力端子はトランジスタＱ１のエミ・ン夕
に接続されており、このトランジスタＱ１のベースはベ
ース電流制限用ツェナーダイオードＺＤｌおよび抵抗Ｒ
３を介して端子ｌ側の電源線に接続されており、トラン
ジスタＱｌのコレクタはトランジスタＱ３のベースに電
流制限用抵抗Ｒ１０を介し接続されてＩ／）る。

またコンパレータＡの出力端子はダイオードＤ２を介し
てトランジスタＱ２のベースに接続されている。トラン
ジスタＱ２のエミ・ンタはトランジスタＱ４のベース電
流制限用のツェナーダイオードＺＤ４、および抵抗Ｒ８
を介してトランジスタＱ４のベースに接続されており、
またそのコレクタは逆流防止用のダイオードＤ３．素子
保護用の抵抗Ｒ７を介してコンパレータＢの一端子に接
続されている。先のトランジスタＱ２のエミ・ンタには
端子ｌ側の電源電圧が印加され、この電圧はダイオード
Ｄ３の７ノードと端子２側の電源線の間で抵抗Ｒ６およ
びコンデンサＣ１により分圧される。ただし、コンデン
サＣ１はコンパレータＢの動作遅延も行なうものである
。この分圧はコンノくレータＢにより基準電圧Ｂ２と比
較され、コンノぐレータＢの出力はトランジスタＱ４の
エミッタに接続されている。

トランジスタＱ４のコレクタは負荷抵抗ＩＲｔｔを介し
てトランジスタＱ３のコレクタに接続されており、同時
にＲＡＭ　１０のチ・ンプディスイネーブル端子に接続
されている。

さらにＲＡＭ　ｔｏの両電源入力端子間には、逆流防止
用のダイオードＩ）Ｆｌ、保護用抵抗Ｒ１２と直列接続
されたバックアップ電池Ｂ３が接続され、さらにこの直
列接続の両端には平滑および電圧保持用のコンデンサＣ
２が接続されている。

また、以−ヒの構成において抵抗Ｒ４、Ｒ９はそれぞれ
接続されたトランジスタＱ２、Ｑ４（７）ベース電流分
流用のもの、また抵抗Ｒ５はトランジスタＱ２の負荷抵
抗である。

さらに、同図においては、以下の説明において重要な各
接続点がａ−にの符号により示されている。

以りの構成において、主電源系からＲＡＭ　１０が正常
な動作を行なえる電圧が印加されている場合の各素子の
動作は次のようになる。

まず、正常電圧が端子ｌ、２間に印加されていれば、ａ
点の電圧が基準電圧Ｂ、よりも高くなり、Ｃ点のコンパ
レータＡの出力はローレベルとなる。これによりトラン
ジスタＱｌのベース電流が流れ、トランジスタＱ１がＯ
Ｎとなり、これによってトランジスタＱ３のベース電流
も流れ、トランジスタＱ３もＯＮになる。

いま、バックアップ用電池Ｂ３の電圧が主電源系の電圧
よりも低く設定されていれば、このトランジスタＱ３の
ＯＮによりＲＡＭ　１０には主電源系から電流が供給さ
れることになる。

またこのときＣ点のローレベルによりトランジスタＱ２
にはベース電流が流れ、トランジスタＱ２もＯＮとなる
。したがってｄ点の電圧はハイレベルとなり、ｅ点の電
圧もハイレベルになる。

いま、コンパレータＢの入力インピーダンスか十分高い
場合には抵抗Ｒ７にはほとんど電流は流れず、ｅ点の電
圧はそのままｆ点のコンパレータＢの一人力に伝えられ
、この電圧よりも基準電圧Ｂ２の方が低く設定してあれ
ば、コンパレータＢの出力（ｈ点）はローレベルとなり
、トランジスタＱ４のベース電流が流れ、トランジスタ
Ｑ４はＯＮとなるのでｉ点の電圧もローレベルとなる。

ｉ点の電圧はＲＡＭ　１０のチップディスイネーブル制
御を行なっているので、このｉ点のローレベルによりＲ
ＡＭ　１０は通常動作モードに保持される。

次に端子ｌから印加される主電源系の電圧が下り始める
とａ点の電圧も下り始め、これが基準電圧Ｂ、（ｂ点）
より低くなった時点で、コンパレータＡの出力は反転し
てＣ点の電圧はハイレベルとなる。これによりＣ点から
ｄ点へ電流が流れなくなりトランジスタＱｌはＯＦＦと
なり、これによってトランジスタＱ３もＯＦＦとなる。

いまコンパレータＡが反転するときの端子ｌからの入力
電圧をＲＡＭ　１０の動作電圧か、あるいはそれより若
干高い値に設定しておけば、この時点以後はＲＡＭ　１
０の電源電圧はコンデンサＣ２により動作電圧にしばら
くの間係たれた後、バッファ・ンプ電池Ｂ３の電圧に切
り換えられる。

一方、Ｃ点の電圧がハイレベルになるとトランジスタＱ
２のベース電流も流れず、ＯＦＦとなるのでｄ点の電圧
はローレベルとなりコンデンサＣ１の電荷はダイオード
Ｄ　３　、抵抗ＢＳを介して放電され、このとき抵抗Ｂ
５、ダイオード［３，コンデンサＣＩにより定められる
時定数がある程度小さければ、ｅ点、すなわちｆ点の電
圧も急速にローレベルになる。

したがってｈ点のコンパレータＢの出力電圧はハイレベ
ルになり、トランジスタＱ４はＯＦＦ　、　これにより
ｉ点すなわちＲＡＭ　１０のチップディスイネーブル電
圧もハイレベルになる。このようにしてＲＡＭ　１０は
動作モードからデータ保持モードへ移行する。

さらに、この状態から、コンパレータＡおよびＢの不図
示の電源電圧がその動作保障電圧よりも下り、誤動作の
ためにＣ点あるいはｈ点の電圧がローレベルになったと
する。この場合１こ１士端子１からの電圧がすでにかな
り下っているのでトランジスタＱ１．Ｑ４のベース電流
はツエナーダイオ−ドＺＤ１、Ｚｎ２により阻止され、
ベース電流はほとんど流れず、トランジスタＱ１．Ｑ４
がＯＮになるのを防ぐことができる。さらにツェナーダ
イオードｚｏｌ　、　、２０４が従来技術の項で述べた
ような理想的でない過渡特性を有しているためにわずか
に漏れてくる電流があったとしてもこの電流は抵抗Ｒ４
、Ｒ９によりカットされ、さらにトランジスタＱ１．Ｑ
４のベース電流は減り、これらが導通するのを防止する
ことができる。

以りに主電源からバックアップ電池への電源切り換え過
程を述べたが、さらに以下に逆にバックアップ電池から
主電源への切り換え過程について述べる。

まず、端子１の電圧がＲＡＭ　１０の動作電圧を越えた
時点でコンパレータＡが反転し、０点がローレベルにな
り、これにより上述と同様にしてトランジスタＱｌ、Ｑ
３がＯＮとなり、ｉ点の電圧はに点の電圧よりも高くな
り、ＲＡＭ　１０の電源入力には端ｆ−１からの主電源
による電圧が供給される。

０点のローレベルは同時に上述と同様にしてトランジス
タＱ２をＯＮにするのでｄ点の電圧がハイレベルとなる
。バックアップ電池から主電源に移る過程ではｄ点の電
圧はｅ点の電圧よりも高いので、ダイオードＤ３には電
流が流れず、コンデンサＣ１には抵抗Ｒ６を介して充電
電流が流れる。

これにより、コンデンサＣｔ、抵抗Ｒ６により定まる時
定数によりある一定時間をかけてｅ点、すなわちｆ点の
電圧が高まり、基準電圧Ｂ２を越えた時点でコンパレー
タＢが反転し、トランジスタＱ４がＯＮとなり、ＲＡＭ
　１０の動作禁止状態（データ保存モード）が解除され
る。

以上のようにしてバックアップ電池から主電源への切り
換えが達成されるが、このとき過渡的にコンパレータＡ
およびＢの電源電圧がその動作範囲よりも低い状態があ
ってもツェナーダイオードＺＤ１．ＺＤ４および抵抗Ｒ
９、Ｒ４によりトランジスタＱ１．Ｑ４の動作が保障さ
れるのは同様である。

他の実施例 本発明の要点は以上に述べたようであり、未発に何らか
制御信号を形成するものであるので、ＲＡＭのバ・ンク
アップに限らず、同様の手法を必要とする他の回路機構
に応用できる。

たとえば、停電の際に補助電源に切り換える装置などが
それである。このような場合にはトランジスタＱｌある
いはトランジスタＱ３によりリレーなどの回路阻止を励
磁制御して主電源から補助電源に切り換えるように構成
すればよい。

また電源切り換え回路のみならず、電源電圧を含むある
観測点の電圧を検出し、その結果により他の回路に制御
信号を与える必要のある回路など−にも応用できる。

また、以上の実施例ではチップディスイネーブル端子の
制御をある時間遅延させる必要があるＲＡＭの使用を想
定しているが、遅延の必要のない特性を有するＲＡＭを
用いるのであれば、コンパレータＢの周辺回路は省略す
ることができる。

また、負荷としてＲＡＭに限らず、常時動作する必要が
ある、たとえば電子時計の回路などを接続してもよい。

さらに、上記の実施例で例示したコンパレータは標準的
なＩＣによるものを想定しているが、演算増幅器、集積
回路によらないディスクリートなもの、内部に基準電圧
回路などを組み込んだＬＳＩ　、あるいは論理特性が上
記の実施例を逆のもの等々、さまざまな変形例が考えら
れる。この際には用いられるそれらの特性にしたがって
回路定数が変更されるのはもちろんである。

さらに１図面の抵抗Ｒ７，、Ｒ１２のような保護抵抗や
、抵抗Ｒ，，Ｒ９などの分流器、電流制限用のツェナー
ダイオードｚｏｌ　、　Ｚｎ２などは必要に応じて他の
素子に置換、あるいは省略できる。

また、トランジスタＱ！、Ｑ４の接続方法にも他のつ゛
アリニージョンが考えられる。たとえばコンパレータの
出力にツェナータイオードを介してそれぞれそのベース
を接続してベース電流を制御するようにしてもよい。

さらに各トランジスタはＦＥＴやリレーなどのスイッチ
ング素子に置換することもＯｆ能である。

また、前記の実施例において例示したチップディスエネ
ーブル制御信号は電源投入時のリセット信号などとして
も利用することができる。

効　　果 以上の説明から明らかなように、本発明によれば、装置
にＰａ続された第１の電源電圧を検出手段で検出し、こ
の値が所定の規準値からはずれた場合に電源電圧を前記
第１の電圧と第２の電源電圧の間で相互に切り換える電
源装置において、前記検出手段をコンパレータにより形
成し、さらにこのコンパレータの出力に応じて前記電源
電圧の切り換え動作を行なう切り換え手段を設け、この
切り換え手段の誤動作を防止する手段を設けたを採用し
ているため、簡単で安価な構成により確実にバックアッ
プ電源と主電源系の間で電源電圧の切り換えを行なうこ
とができる優れた電源装置を提供することができる。

ｌ、２・・・端子　　　　ａ−ｋ・・・接続点ｌＯ・・
・ＲＡＭ　　　　　　　　Ａ、Ｂ・・・コンパレータＢ
ｌ、Ｂ２・・・基準電圧 Ｂ３・・・バックアップ電池 Ｃ・・・コンデンサ　　　Ｄ・・・ダイオードＱｌ”Ｑ
４・・・トランジスタ Ｒ１”’Ｒ１２・・・抵抗

Claims (3)

【特許請求の範囲】
1. （１）装置に接続された第１の電源電圧を検出手段で検
   出し、この値が所定の規準値からはずれた場合に電源電
   圧を前記第１の電圧と第２の電源電圧の間で相互に切り
   換える電源装置において、前記検出手段をコンパレータ
   により形成し、さらにこのコンパレータの出力に応じて
   前記電源電圧の切り換え動作を行なう切り換え手段を設
   け、この切り換え手段の誤動作を防止する手段を設けた
   ことを特徴とする電源装置。
2. （２）前記の電源電圧の切り換え手段の切り換え動作に
   同期して　動作する信号発生手段と、この信号発生手段
   の誤動作を防止する手段を備えたことを特徴とする特許
   請求の範囲第１項記載の電源装置。
3. （３）前記信号発生手段の動作は前記切り換え手段の起
   動よりも遅延して開始されることを特徴とする特許請求
   の範囲第２項記載の電源装置。