JPS598367A - アクテイブマトリクス基板 - Google Patents
アクテイブマトリクス基板Info
- Publication number
- JPS598367A JPS598367A JP57117566A JP11756682A JPS598367A JP S598367 A JPS598367 A JP S598367A JP 57117566 A JP57117566 A JP 57117566A JP 11756682 A JP11756682 A JP 11756682A JP S598367 A JPS598367 A JP S598367A
- Authority
- JP
- Japan
- Prior art keywords
- dust
- substrate
- resist
- gate
- gate wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はソーダガラス、ホウケイサンガラス、あるいけ
石英板等の透明基板上に少なくとも多結晶シリコンある
いはアモルファスシリコンを主構成部玉としてなるアク
ティブマトリクス基板に関するものであり、さらＫｕマ
マトリクス状形成されてなるデータ線とゲート線の欠陥
修正に関するものである。
石英板等の透明基板上に少なくとも多結晶シリコンある
いはアモルファスシリコンを主構成部玉としてなるアク
ティブマトリクス基板に関するものであり、さらＫｕマ
マトリクス状形成されてなるデータ線とゲート線の欠陥
修正に関するものである。
近年、情報化社会といわれる中でコンピュータ関連機器
の発展Ｋｄ目ざましいものがあり、これにともない表示
装置も従来からの０ＲＴＫかわるものとして平面ディス
プレーの開発も盛んに行なわれている。特に平面ディス
プレーでは液晶を用い°たよのが低電力、低電圧ならび
に受光タイプの見易すさの面も含めて時計電卓にはもと
より家電製品、自動車用パネルとしても巾広く用いられ
て鍍ている。
の発展Ｋｄ目ざましいものがあり、これにともない表示
装置も従来からの０ＲＴＫかわるものとして平面ディス
プレーの開発も盛んに行なわれている。特に平面ディス
プレーでは液晶を用い°たよのが低電力、低電圧ならび
に受光タイプの見易すさの面も含めて時計電卓にはもと
より家電製品、自動車用パネルとしても巾広く用いられ
て鍍ている。
■、現在ＣＲＴに替る安価な平面ディスプレーとして注
目されているものに薄膜トランジスタのアクティブマト
リクスによって液晶を駆動する方式が検討されている。
目されているものに薄膜トランジスタのアクティブマト
リクスによって液晶を駆動する方式が検討されている。
これは透明基板上にスイッチング用膜薄トランジスタ回
路をマトリクス状に形成し、この基板と他の透明ガラス
板間に液晶を封入した画像表示用ディスプレーパネルで
ある。
路をマトリクス状に形成し、この基板と他の透明ガラス
板間に液晶を封入した画像表示用ディスプレーパネルで
ある。
従来報告されている一般的な薄膜シリコントランジヌタ
の構造は第１図の如く、先ず透明基板１上に多Ｍ、ｆ＆
シリコンある匹はアモルファスシリコン等の薄膜シリコ
ン２を形成後ホトエツチングによりトランジスタ形成部
のみを残し仙の薄膜シリコンを除去量る。次に前バー薄
膜シリコン表面に酸化＠３を熱酸化あるいけＯＶＤ方式
にて形成し、防酸化膜十にはつづけてゲート線となる薄
膜シリコンを堆積（ホトエツチングにより配線を形成す
る。ゲート線形成にあたっては不純物を含有する薄膜シ
リコンを直接堆積する方法あるいけ薄膜シリコン堆積移
に不純物を熱拡散し配線抵抗を下げる工夫がされてい石
。
の構造は第１図の如く、先ず透明基板１上に多Ｍ、ｆ＆
シリコンある匹はアモルファスシリコン等の薄膜シリコ
ン２を形成後ホトエツチングによりトランジスタ形成部
のみを残し仙の薄膜シリコンを除去量る。次に前バー薄
膜シリコン表面に酸化＠３を熱酸化あるいけＯＶＤ方式
にて形成し、防酸化膜十にはつづけてゲート線となる薄
膜シリコンを堆積（ホトエツチングにより配線を形成す
る。ゲート線形成にあたっては不純物を含有する薄膜シ
リコンを直接堆積する方法あるいけ薄膜シリコン堆積移
に不純物を熱拡散し配線抵抗を下げる工夫がされてい石
。
次にイオン打込みを前記ゲート線をマスクに行ないンー
ス・ドレイン部を形成後基板主面上に絶縁膜４を堆積す
る。
ス・ドレイン部を形成後基板主面上に絶縁膜４を堆積す
る。
次にホトエツチングによりコンタクトホールを開孔した
後データ線となる金属配線５を形成する。
後データ線となる金属配線５を形成する。
以上の如く薄膜を用いたアクティブマトリクス基板の製
造過稈においては膜の堆積ホトエツチングさらには拡散
イオン打込み等の多くの工程を含んでおり製造中に発生
するゴミあるいはフレーキングでらにπキズ等が基板の
品質あるいけ歩留りを犬評く左右することになる。
造過稈においては膜の堆積ホトエツチングさらには拡散
イオン打込み等の多くの工程を含んでおり製造中に発生
するゴミあるいはフレーキングでらにπキズ等が基板の
品質あるいけ歩留りを犬評く左右することになる。
特にディスプレーの場合前Ｐ欠陥によって発生するゲー
ト線あるいけデーター線の断線は画面上Ｖｃ１ｇ欠陥と
して表示されてしまうため欠陥ツクネルとして使用不可
部となる。すなわちパネルの製造歩留りをいかに向上ζ
せるかは、製造中における欠陥の発生を完全にゼロにす
るかあるいけ手□段をこうじて配線を修正するかの二つ
の方式しかない。
ト線あるいけデーター線の断線は画面上Ｖｃ１ｇ欠陥と
して表示されてしまうため欠陥ツクネルとして使用不可
部となる。すなわちパネルの製造歩留りをいかに向上ζ
せるかは、製造中における欠陥の発生を完全にゼロにす
るかあるいけ手□段をこうじて配線を修正するかの二つ
の方式しかない。
しかし大量生産時において欠陥の発生を皆無とすること
は不可能でありおのずと後者の修正手段が重要視される
ことになる。
は不可能でありおのずと後者の修正手段が重要視される
ことになる。
本発明は製造中に発生するゴミあるいはパターンのキズ
により生ずるゲート線およびデータ線の断線を防止する
手段を提供するものであり断線による線欠陥を皆無とす
るものでありパネルの歩留り向上及びコスト低減に犬き
く寄与するものである。
により生ずるゲート線およびデータ線の断線を防止する
手段を提供するものであり断線による線欠陥を皆無とす
るものでありパネルの歩留り向上及びコスト低減に犬き
く寄与するものである。
次に本発明の詳細を実施例に基ずいて説明する。 。
実施例−１
パネル形成Ｖｃｉ−いては配線形成としてゲート線の形
成およびデーター線の形成の二つの配線形成工程が必弗
となるが両者とも［極膜の形成工程と該ｍｅ膜をホトエ
ツチングする工程とからなり基本的Ｖｒは同じ方式と矛
えてかまわない。そこで本′＄施例ＶｒおＨる胛明でけ
ゲート線の形成方法上その修正手段について詳細ＶＣ訝
９明する。
成およびデーター線の形成の二つの配線形成工程が必弗
となるが両者とも［極膜の形成工程と該ｍｅ膜をホトエ
ツチングする工程とからなり基本的Ｖｒは同じ方式と矛
えてかまわない。そこで本′＄施例ＶｒおＨる胛明でけ
ゲート線の形成方法上その修正手段について詳細ＶＣ訝
９明する。
ｆ′Ｒ２図の如く、前工程の終了した基板主面上にゲー
ト配絆材となる多結晶シリコン膜１２を堆積したのちリ
ンを熱拡散する６表面上に付着したゴミ類は洗浄等によ
り除去可能であるが前記多結晶シリコン膜形成前あるい
け形成中に付着したゴミあるいはフレー、キングは第３
図の如く膜中に入り込み完全に固着され除去不可能と乙
「っでいる。
ト配絆材となる多結晶シリコン膜１２を堆積したのちリ
ンを熱拡散する６表面上に付着したゴミ類は洗浄等によ
り除去可能であるが前記多結晶シリコン膜形成前あるい
け形成中に付着したゴミあるいはフレー、キングは第３
図の如く膜中に入り込み完全に固着され除去不可能と乙
「っでいる。
このためこねらの欠陥がゲートライン上に発生した場合
はその殆んどが断線につながることになる。そこで第２
図の如く、基板上にゲート配線のためのレジスト６を塗
布したのちあらかじめ発見された欠陥部８の周囲７に第
３図の如く選択的にレーザー光を拙射し、その個所のレ
ジストを硬化せしめる。９は予想−れるゲート線の位情
である。
はその殆んどが断線につながることになる。そこで第２
図の如く、基板上にゲート配線のためのレジスト６を塗
布したのちあらかじめ発見された欠陥部８の周囲７に第
３図の如く選択的にレーザー光を拙射し、その個所のレ
ジストを硬化せしめる。９は予想−れるゲート線の位情
である。
その後、正規のパターニングを行ないゲート配線の形成
を行なら。なお前記方式にてかりに隣り合った配線同志
がショートした場合はレーザー光を用いてその個所を修
正することは容易である。
を行なら。なお前記方式にてかりに隣り合った配線同志
がショートした場合はレーザー光を用いてその個所を修
正することは容易である。
この方式はデーター線の修正にも全く同じ方式にて応用
が可能なことは云うまでもない。
が可能なことは云うまでもない。
実施例−２
実施例−Ｉにおいてはレジスト形成直後に前もってすべ
ての欠陥個所を修正する方式をとっているが、本実施例
ではゲートラインのパターニング（州像士り）にて検査
を行ないＩｆＩ線に直接起因する伊所のみを対象として
、修正する手段を提供するものである。第４図の如く、
すなわちチ〃像上りにて再度レジストを塗布した後実施
例−１と同様の手段にて欠陥部のみその個所を避けてパ
ターニングし再度明像する方式である。１０は初期のゲ
ートラインパターン、１１は熱硬化婆せたレジスト部で
おる。この方式ではホトエッチングエ稈が追加されると
いう欠点があるが確実性が有り他のラインに影響なく完
全Ｉ／ｃ断線を防止することが可能となる。
ての欠陥個所を修正する方式をとっているが、本実施例
ではゲートラインのパターニング（州像士り）にて検査
を行ないＩｆＩ線に直接起因する伊所のみを対象として
、修正する手段を提供するものである。第４図の如く、
すなわちチ〃像上りにて再度レジストを塗布した後実施
例−１と同様の手段にて欠陥部のみその個所を避けてパ
ターニングし再度明像する方式である。１０は初期のゲ
ートラインパターン、１１は熱硬化婆せたレジスト部で
おる。この方式ではホトエッチングエ稈が追加されると
いう欠点があるが確実性が有り他のラインに影響なく完
全Ｉ／ｃ断線を防止することが可能となる。
リ上の如く、本発明は製造過程において発生するゴミあ
るいけパターンキズ等によって生ずる断線ヲパターンの
エツチング前に配線の一部修正をほどこすことによ抄究
全ｆ防止するものであり歩留りの向上ζらにはパネルコ
ストの低減及び画質向上に太いに寄与するものであス。
るいけパターンキズ等によって生ずる断線ヲパターンの
エツチング前に配線の一部修正をほどこすことによ抄究
全ｆ防止するものであり歩留りの向上ζらにはパネルコ
ストの低減及び画質向上に太いに寄与するものであス。
１１お実施例においては欠陥の修正方法としてレーザー
光を用いてレジストを硬化する方式をとったが仙の手段
として電子ビームを用いて露光する方式あるいはＸ線に
よるものと手段１’を創々者先られるが結果として欠陥
修正が可節であればどの方式を用いても本発明の目的を
逸脱するものではｔｒい。
光を用いてレジストを硬化する方式をとったが仙の手段
として電子ビームを用いて露光する方式あるいはＸ線に
よるものと手段１’を創々者先られるが結果として欠陥
修正が可節であればどの方式を用いても本発明の目的を
逸脱するものではｔｒい。
第１図は従来の製造方式による透明基板上に形成濱ねた
薄膜シリコントランジスタのｆｆ’ｆ１面構造である。 第２図は本発明を胛明寸Ｚ、ため製造過程における薄膜
トランジスタの断面構造である。 第３図は本発明の製造途中における基板平面略図である
。 第４囮は本発明の製造途中におはる基板平面略図である
。 １・・・・・・透明基板 ２・・・・・・薄膜シリコン ６・・・・・・酸化膜 ４・・・・・・絶縁膜 ５・・・・・・金属配線 ６・・・・・・レジスト ７・・・・・・熱硬化したレジスト部 ８・・・・・・欠陥部 ９・・・・・・ゲート線の予習位置 １０・・・・・ゲート線 １１・・・・・・熱硬化したレジスト １２・・・・・・多結晶シリコン膜 以 上 出願人 株式会社 諏訪精工舎
薄膜シリコントランジスタのｆｆ’ｆ１面構造である。 第２図は本発明を胛明寸Ｚ、ため製造過程における薄膜
トランジスタの断面構造である。 第３図は本発明の製造途中における基板平面略図である
。 第４囮は本発明の製造途中におはる基板平面略図である
。 １・・・・・・透明基板 ２・・・・・・薄膜シリコン ６・・・・・・酸化膜 ４・・・・・・絶縁膜 ５・・・・・・金属配線 ６・・・・・・レジスト ７・・・・・・熱硬化したレジスト部 ８・・・・・・欠陥部 ９・・・・・・ゲート線の予習位置 １０・・・・・ゲート線 １１・・・・・・熱硬化したレジスト １２・・・・・・多結晶シリコン膜 以 上 出願人 株式会社 諏訪精工舎
Claims (1)
- データー線とゲート線のマトリクスからなるアクティブ
マトリクス基板において前記データー線及びゲート線の
一部が基板主面上の欠陥個所を避けて、形成されている
ことを特徴とするアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117566A JPS598367A (ja) | 1982-07-06 | 1982-07-06 | アクテイブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117566A JPS598367A (ja) | 1982-07-06 | 1982-07-06 | アクテイブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598367A true JPS598367A (ja) | 1984-01-17 |
Family
ID=14714981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117566A Pending JPS598367A (ja) | 1982-07-06 | 1982-07-06 | アクテイブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04292643A (ja) * | 1990-11-12 | 1992-10-16 | Casco Nobel Ab | 発泡性熱可塑性微小球ならびにその製造および使用方法 |
-
1982
- 1982-07-06 JP JP57117566A patent/JPS598367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04292643A (ja) * | 1990-11-12 | 1992-10-16 | Casco Nobel Ab | 発泡性熱可塑性微小球ならびにその製造および使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247375A (en) | Display device, manufacturing method thereof and display panel | |
| JP2003167258A (ja) | 液晶表示装置 | |
| KR100931874B1 (ko) | Ｔｆｔ－ｌｃｄ어레이 기판 | |
| KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
| US5026143A (en) | Active type liquid crystal matrix display having signal electrodes with expanded sections at group exposure boundaries | |
| KR20000076864A (ko) | 능동 소자 어레이 기판의 제조 방법 | |
| JP3480757B2 (ja) | パネルの作製方法 | |
| JP2776360B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP2001264798A (ja) | アクティブマトリックス基板及びそれを用いた光学変調素子 | |
| JPWO2000034961A1 (ja) | 化学増幅レジストを用いた透明導電膜の形成方法 | |
| JPS598367A (ja) | アクテイブマトリクス基板 | |
| JPS6054434A (ja) | 露光装置 | |
| JPH0695186B2 (ja) | 薄膜トランジスタアレイ | |
| JPH04269837A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000206560A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0481820A (ja) | アクティブマトリクス基板及びこれを用いた液晶表示素子 | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| KR20000002472A (ko) | 액정표시장치 제조방법 | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| KR100289654B1 (ko) | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 | |
| JP4405004B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2590360B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR100978256B1 (ko) | 액정표시소자 및 그 제조방법 | |
| TW539888B (en) | Low-temperature polysilicon TFT-LCD structure and the manufacturing method thereof |