JPS598424A - 周波数調整装置 - Google Patents
周波数調整装置Info
- Publication number
- JPS598424A JPS598424A JP57117198A JP11719882A JPS598424A JP S598424 A JPS598424 A JP S598424A JP 57117198 A JP57117198 A JP 57117198A JP 11719882 A JP11719882 A JP 11719882A JP S598424 A JPS598424 A JP S598424A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は例えば受信機のステレオ復調回路で使用されて
いる電圧制御発振器の周波数調整等を行う場合に適した
周波数調整装置に関し、特に、入力信号を、調整しよう
とする基準信号と混合することによシ、高速で、しかも
正確に基準周波数に調整できるようにしたものである。
いる電圧制御発振器の周波数調整等を行う場合に適した
周波数調整装置に関し、特に、入力信号を、調整しよう
とする基準信号と混合することによシ、高速で、しかも
正確に基準周波数に調整できるようにしたものである。
従来よりステレオ受信機等の復調回路における電圧制御
発振器の周波数を調整する場合に、測定ポイントからの
信号を周波数カウンターにょシ数値を読み取りながら基
準周波数に調整している。
発振器の周波数を調整する場合に、測定ポイントからの
信号を周波数カウンターにょシ数値を読み取りながら基
準周波数に調整している。
ところが、このような方法では精度よく調整しようとす
れば調整作業に時間がかかり、高速調整が期待てき々い
という問題があった。低周波においても、このような問
題を解決するために、ゲート時間が短く、しかも桁表示
が多い高精度の高価な周波数カウンターが必要になる。
れば調整作業に時間がかかり、高速調整が期待てき々い
という問題があった。低周波においても、このような問
題を解決するために、ゲート時間が短く、しかも桁表示
が多い高精度の高価な周波数カウンターが必要になる。
本発明は、そのような問題を解決し、周波数カウンター
を使わなくても、マイクロコンピュータとの並用により
、入力信号を決められた周波数に容易に調整することが
可能な高精度の周波数調整装置を提供するものである。
を使わなくても、マイクロコンピュータとの並用により
、入力信号を決められた周波数に容易に調整することが
可能な高精度の周波数調整装置を提供するものである。
以下、本発明の実施例について第１図〜第３図とともに
説明する。
説明する。
第１図において、１は入力信号の調整しようとする周波
数と同じ周波数の信号を基準信号とじて発生する高精度
の基準信号発生回路、２は入力信号人のレベルを一定に
するための利得制限増幅回路である。上記基準周波数発
生回路１と利得制限増幅回路２の出力信号を混合回路３
に入力して混合し、基準周波数除去回路５にで基準信号
のみを除去する。６は入力信号と基準信号との周波数の
差の信号を、周波数により出力レベルが変化するように
した低域フィルター、７は中央演算処理装置（以下、単
にＣＰＵと云う）９に入力可能にするために低域フィル
ター６の出力信号をディジタル信号に変換するＡＤ（ア
ナログ−ディジタル）コンバータ、４は入力信号Ａすな
わち利得制限増幅回路２の出力信号と基準信号発生器１
の出力信号の周波数の値がどちらが大きいかを精度よく
検知するための位相検出回路、８はＡＤコンバータ７の
出力および位相検出回路４の出力が入力される入出力回
路、１０は上記ＣＰＵ９と入出力回路８を結合するパス
ラインである。
数と同じ周波数の信号を基準信号とじて発生する高精度
の基準信号発生回路、２は入力信号人のレベルを一定に
するための利得制限増幅回路である。上記基準周波数発
生回路１と利得制限増幅回路２の出力信号を混合回路３
に入力して混合し、基準周波数除去回路５にで基準信号
のみを除去する。６は入力信号と基準信号との周波数の
差の信号を、周波数により出力レベルが変化するように
した低域フィルター、７は中央演算処理装置（以下、単
にＣＰＵと云う）９に入力可能にするために低域フィル
ター６の出力信号をディジタル信号に変換するＡＤ（ア
ナログ−ディジタル）コンバータ、４は入力信号Ａすな
わち利得制限増幅回路２の出力信号と基準信号発生器１
の出力信号の周波数の値がどちらが大きいかを精度よく
検知するための位相検出回路、８はＡＤコンバータ７の
出力および位相検出回路４の出力が入力される入出力回
路、１０は上記ＣＰＵ９と入出力回路８を結合するパス
ラインである。
」二記構成において、第２図（Ａ）に示すような被調整
用のステレオ受信機における電圧制御発振器の信号人を
利得制限増幅回路２に入力信号として入力し、水晶発振
器からなる基準信号発生回路１と混合することによって
第２図（Ｂ）に示すようなビート波形Ｂが得られる。こ
のビート波形Ｂから、基準周波数除去回路６を通すこと
により第２図（Ｃ）に示す信号波形Ｃが得られる。ここ
で、入力信号人の調整しようとする周波数および基準信
号発生回路１の周波数をｆｏとすれば、信号波形Ｃを低
域フィルター６通すことによって第３図の特性により入
力信号Ａは、ｆｏで出力レベルが最大となる信号りにか
わる。この信号りは次段のＡＤコンバータアでディシイ
タル信号に変換され、入出力回路８を通してＣＰＵ９へ
送られる。また、入力信号人の周波数が基準周波数ｆ。
用のステレオ受信機における電圧制御発振器の信号人を
利得制限増幅回路２に入力信号として入力し、水晶発振
器からなる基準信号発生回路１と混合することによって
第２図（Ｂ）に示すようなビート波形Ｂが得られる。こ
のビート波形Ｂから、基準周波数除去回路６を通すこと
により第２図（Ｃ）に示す信号波形Ｃが得られる。ここ
で、入力信号人の調整しようとする周波数および基準信
号発生回路１の周波数をｆｏとすれば、信号波形Ｃを低
域フィルター６通すことによって第３図の特性により入
力信号Ａは、ｆｏで出力レベルが最大となる信号りにか
わる。この信号りは次段のＡＤコンバータアでディシイ
タル信号に変換され、入出力回路８を通してＣＰＵ９へ
送られる。また、入力信号人の周波数が基準周波数ｆ。
より大きいか、小さいかを知るために、位相検出回路４
を通し、その出力がＨレベルか、ｂレベルかで判断し、
入出力回路８へ送る。
を通し、その出力がＨレベルか、ｂレベルかで判断し、
入出力回路８へ送る。
以上のように本発明は基準周波数との比較により高速で
高精度の周波数調整ができるようにしたものであり、ス
テレオ受信機の復調回路の周波数調整等に実施した場合
には、その調整作業を簡単に自動化することができ、調
整時間を大幅に短縮できるという優れた効果７５’！！
’ｒられる。
高精度の周波数調整ができるようにしたものであり、ス
テレオ受信機の復調回路の周波数調整等に実施した場合
には、その調整作業を簡単に自動化することができ、調
整時間を大幅に短縮できるという優れた効果７５’！！
’ｒられる。
第１図は本発明の一実施例を示す要部ブロック図、第２
図（Ａ） 、 （Ｂ） 、 （Ｃ）は第１図における各
部の信号波形し１、第３図にＶ本発明で使用する低域フ
ィルグーの周波数特性の一例を示す図である。 １ ・・ノ、（Ｉｖ信弓発生回路、２・・・利ｒ）制限
増幅回路、３・・・・・混合回路、４ ・・・位石Ｉ検
１１汁１１路、６・・・・）、（７１，１１周θｌ数除
去回路、６ ・・・・低域フィルター、７・−・・・Ａ
Ｄ Ｉンバーク、８・・・・・入出力回路、９・・、
・ＣＰＵＬ。 代即人の氏名 弁用）１．中 １と 敏 男 ほか１名
第１図
図（Ａ） 、 （Ｂ） 、 （Ｃ）は第１図における各
部の信号波形し１、第３図にＶ本発明で使用する低域フ
ィルグーの周波数特性の一例を示す図である。 １ ・・ノ、（Ｉｖ信弓発生回路、２・・・利ｒ）制限
増幅回路、３・・・・・混合回路、４ ・・・位石Ｉ検
１１汁１１路、６・・・・）、（７１，１１周θｌ数除
去回路、６ ・・・・低域フィルター、７・−・・・Ａ
Ｄ Ｉンバーク、８・・・・・入出力回路、９・・、
・ＣＰＵＬ。 代即人の氏名 弁用）１．中 １と 敏 男 ほか１名
第１図
Claims (1)
- 入力信号の調整すべき周波数と同じ周波数の信回路の出
力信号から基準周波数を除去する基準周波数除去回路と
、前記基準信号と入力信号の位相を検出する位相検出回
路と、前記基準周波数除去回路の出力信号から、その信
号の最大点を検出する低域フィルターと、その低域フィ
ルターの出力と前記位相検出回路の出力により、人力信
号の調整点を検出する信号処理回路を具備してなること
を特徴とする周波数調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117198A JPS598424A (ja) | 1982-07-06 | 1982-07-06 | 周波数調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117198A JPS598424A (ja) | 1982-07-06 | 1982-07-06 | 周波数調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598424A true JPS598424A (ja) | 1984-01-17 |
Family
ID=14705817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117198A Pending JPS598424A (ja) | 1982-07-06 | 1982-07-06 | 周波数調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598424A (ja) |
-
1982
- 1982-07-06 JP JP57117198A patent/JPS598424A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58129745U (ja) | 信号発生器 | |
| JPH0634296B2 (ja) | ドロツプアウト検出装置 | |
| JPS598424A (ja) | 周波数調整装置 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JPH05249161A (ja) | ジッタ測定装置 | |
| US5436943A (en) | Digital audio signal processing circuit | |
| JP2957616B2 (ja) | オクターバ | |
| US4142147A (en) | Method and system for testing the accuracy of an electronic clock | |
| JPH0323708Y2 (ja) | ||
| JPS6016638B2 (ja) | 周波数―電圧変換回路 | |
| JP2823300B2 (ja) | 直交発振回路 | |
| JPS5837166Y2 (ja) | Ｓ カ−ブトクセイケンシユツソウチ | |
| JP2711343B2 (ja) | パイロット信号除去回路 | |
| JPS5837167Y2 (ja) | Ｓ カ−ブトクセイケンシユツソウチ | |
| JPS60164257A (ja) | パルス幅測定装置 | |
| JP2581254B2 (ja) | 逓倍器 | |
| JPH0231173A (ja) | 立上り時間計測回路 | |
| JP2754636B2 (ja) | Ｆｍ復調器 | |
| JP3068034B2 (ja) | 周波数検出装置 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPH06236698A (ja) | 正弦波のサンプル・ホールド方法及び回路 | |
| JPS6316704A (ja) | Ｆｍ検波回路 | |
| JPS59137648U (ja) | 発振回路の歩度調整装置 | |
| JPS627727B2 (ja) | ||
| JPS6313519A (ja) | パルスタイミング調整回路 |