JPS5985183A

JPS5985183A - 記録制御装置

Info

Publication number: JPS5985183A
Application number: JP18838383A
Authority: JP
Inventors: Norihiko Fukinuki; 吹抜　敬彦; Hiroshi Yoshiki; 宏吉木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-10-11
Filing date: 1983-10-11
Publication date: 1984-05-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は高速ファクシミリの記録制御装置、更に詳しく
言えば、ファクシミリの受信部において、復号化された
信号を記録紙に再生画像として記録する制御装置に係る
。

電送ずべき画像を走査して得ら九た２値信号をランレン
グス符号や垂直方向の相関を利用して符号化し冗長な情
報を減少させて伝送する、いわゆる高速ファクシミリで
は、伝送する符号化ビット数は電送される画面の複雑さ
に応じて変化する。

このような高速ファクシミリの受信部における記録は伝
送時間と再生記録の調整を行なうため一般に次のように
行なわれる。

データ圧縮して伝送された信号は直接あるいはランレン
グスを表わす２進数に変換するなどした後にバッファメ
モリ（通常Ｆ　Ｉ　Ｆ　Ｏ（Ｆｉｒｓｔ−Ｉｎ−Ｆ　１
ｒｓｔ　−Ｏｕｔ）　　やＲＡ　Ｍ　　（Ｒａｎｄｏｍ
　　Ａ　ｃｃｅｓｓＭｅｍｏｒｙ）として市販されてい
るＩＣ）に蓄えられる。そして、これから読み出された
データは復４Ｊ器に加えられ、データ圧縮された信号か
ら、原画像の２値レベルの信号に変換する。この変換さ
れた一走査線の画像信号は、記録装置の動作に適した複
数ブロックに分割され、ブロック毎に順次記録される。

このブロック毎の記録は、ブロックの情報をレジスタに
セラ１〜し、そのブロックに対応する記録部の電極等を
駆動して行なう。この場合、記録の濃度等を決定するた
め、ブロックの情報の記録時間（放電、感熱時間など）
を制御する時限回路が有り、この１時限回路は１つのブ
ロックの情報の記録か終了すれば、次のブロックの記録
が可能である旨の表示を−りえる。

−１一連の如きファクシミリの記録装置においては、記
録すべき情報の内容によって記録時間が異なり、黒に記
録すべき所が多ければ当然記録時間を要する。したがっ
て、稀に、記録時間を要する（すなわち、記録すべきブ
ロック数が多い）バタンか発生し、記録に時間を要すと
、受信データは処理されず、一方伝送のほうは記録に関
係なく送られて来るので、バッファメモリにはデータが
多く蓄積さＪしることになる。したがって、大容量のバ
ッファメモリタ必要とし、又、ファクシミリの動作速度
の向上の障害となる。

したがって、本発明の１」的は、高速ファクシミリの記
録部におけるに述の問題を解決し、バッファメモリの蓄
積量を減少させ、さらに記録速度を向１−することであ
る。

本発明は」ユ記目的を達成するため、高速ファクシミリ
の記録装置において受信したデータを蓄積するバッファ
メモリに蓄積されたデータの爪に応して、単位ブロック
の記録を行なう時間を制御するようにしたことを特徴と
する。本発明ではバッファメモリが一定量以」−蓄積さ
れると、これを検出して、記録時間を決定する時限回路
の記録時間を短縮するために、全体的に記録速度が向上
し、又バッファメモリの容量も必要以］二に大きくする
必要がない。なＪ″；、時間回路の時間を短縮するため
、爪部分の濃度が若干減少することもありうるが、その
ような画像の部分は−・般に黒部が連続する部分であり
、さらに後述するようなこともあって実質的な画質の低
下にはならない。

以下実施例を用いて本発明を詳Ｓ・川に説明する。

第１図は本発明によるファクシミリの記録装置を使用し
た受信部の構成を示す図である。同図において時限回路
６ならび、バッファメモリ２と一］二記時限回路６との
結線部を除いた部分は従来知られているバッファメモリ
の受信部と全く同じである。

入力端子１より受信したディジタルデータはバッファメ
モリ２に蓄えられ、こＡしから読出されたデータは復号
器３に加えられ、ここで、データ圧縮された画像からも
との画像（たとえば１走査線１７２８画素の白黒の情報
）が再生される。通常は、これをたとえは３２画素×５
４ブロックに分割し、ブロック毎に順次記録する。この
ため、ある任意のブロックの中の３２ピツ１への情報を
レジスタ４にセットシ、またどのブロックを記録するか
の情報をレジスタ５にセラ１〜して記録系を駆動する。

このとき、時限回路６を同時にセラ１−する。

所定の時間が経過ずれは、時限回路６はレジスタ５をリ
セットシて記録を中止するほか、復号器３にあるブロッ
クの記録にかかる。

以」二の構成、動作は従来のファクシミリの受信部と同
じであるが、本実施例は上記時限回路６の設定時間をバ
ッファメモリ６の情報蓄積量によって制御するように構
成されている。

第２図は上記バッファメモリ２と時限回路の一実施例の
構成を示すものである。バッファ回路２としてＦＩＦＯ
の場合を示したが、これはメモリの容量のＪ　ＯｏｌＩ
以」二情報が蓄積されたら、検出端子７の出力が０ボル
トから５ポル１−に変わるものである（　Ａ　ｄｖａｎ
ｃｅｄ　Ｍ　ｉｒｏ　Ｉ）　ｅｖｉｃｅｓ礼のＩＣメモ
リＡｒｎ２８１２が使用され、この中にセンタ、フラグ
があり、４二記検出端子の動作を行なう）。　この出力
は時限回路６′に加えられる。時限回路６′は、端Ｔ−
７よりの入力部分を除くと、通常の単安定回路であり、
低粒１り１ならびに容量Ｃで定められる時定数により所
定時間オンとなる。

低粒Ｒ２が（；Ｉ加されても動作はほぼ同様である。

しかし端子７が低電位（０ポル１〜）のときにはＱｊ。

安定回路動作時１点Ｐの電圧は５ボルトをＲ１とＲ２で
分割した電位を漸近線として近づくのに対し、端子７が
高電位（５ポル１−）になったときには、５ポル１へを
漸近線として近づく。したがって、オンとする時間は短
くなる。低粒Ｒ］とＲ２が等しいときにはほぼ半分にな
る。

以」二ように、バッファメモリの情報蓄積具合によって
時限回路の時間を制御することが可能である。現実には
、たとえば下記に示す如く、数多くの実施形態がある。

（１）バッファメモリとして通常のメモリ（ＲＡＭ）を
用いその書込アドレスと読出アドレスの関係で任膚、の
星のデータを蓄積する方法では、そのアドレスの差で、
蓄積量を知ることかできる。

したがって、この差をディジタルアナログ変換すること
により時間を制御してもよい。

（２）時限回路として、ディジタルカウンターを用いる
こともよく行なわ九る。このときは、たとえば時限回路
の動作開始時にカウンタにセラ１〜する値により制御す
ることがＩＩＪ能でＪろる。

（３）σＬ用処理装置、たとえばマイクロコンピュータ
で−」―記動作を行なわしめることももちろん可能であ
る。

（４）バッファメモリとしては受信されたデータをその
まま記憶する場合のほか、−担変換する場合、たとえは
ハフマン符号を進角の２進符号に変換して記憶する場合
などを含む。

以」−述べた如く１時限回路の時間を制御することによ
り、単位ブロックあたりの記録時間を制御すれば、たと
えは黒部分が多少うずくなるなどのことがありうる。し
かし、たとえば感熱記録を考えれば、バッファにデータ
が多く蓄積されるのは、全面熱のような場合であり、こ
のときには感熱ヘッドの余熱により記録時間を短くして
もよいなどのことがある。したがって画質劣化は必ずし
も大きくない。

本発明によれば、稀に起る画像に対しても、画質を大き
く損なうことなく受信記録ができるなど、実用に供して
効果はすこぶる犬である。

【図面の簡単な説明】

第１図は本発明による記録装置が適用されるファクシミ
リ受信部の一構成例を示す図、第２図はト記実施例にお
ける時限回路の回路図である。１・・・入力端子、２・・・バッファメモリ、３・復合
器、４・・・レジスタ、５・・・レジスタ、６，６′・
・・時限回′”−４６７Ｊ５＊““’（１，Ａ　−１ｉ
’１ｌｔＨｒ　ａ　＃ｍ　’。、　、：：′”’：、’
ｌ”＞、。＼　／

Claims

【特許請求の範囲】

受信したデータを蓄積するバッファメモリのデータを復
号し、復号された信号を単位ブロックに分け、上記単位
ブロックの信号ジ記録時間を制御よって制御する制御手
段を具備して構成されたことを特徴とする記録制御装置
。