JPS5985590A - Operator for 2-wire transmission type display - Google Patents

Operator for 2-wire transmission type display

Info

Publication number
JPS5985590A
JPS5985590A JP19571882A JP19571882A JPS5985590A JP S5985590 A JPS5985590 A JP S5985590A JP 19571882 A JP19571882 A JP 19571882A JP 19571882 A JP19571882 A JP 19571882A JP S5985590 A JPS5985590 A JP S5985590A
Authority
JP
Japan
Prior art keywords
address
switch
signal
address signal
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19571882A
Other languages
Japanese (ja)
Other versions
JPH0120479B2 (en
Inventor
市原 敏克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TEI AI SHII SHICHIZUN KK
TIC CITIZEN KK
Original Assignee
TEI AI SHII SHICHIZUN KK
TIC CITIZEN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TEI AI SHII SHICHIZUN KK, TIC CITIZEN KK filed Critical TEI AI SHII SHICHIZUN KK
Priority to JP19571882A priority Critical patent/JPS5985590A/en
Publication of JPS5985590A publication Critical patent/JPS5985590A/en
Publication of JPH0120479B2 publication Critical patent/JPH0120479B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Audible And Visible Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は例えば官庁、会社等の職員の出社、退社表示
、或は商品の在庫表示等に用いることかできる表示装置
の操作器に関し、特に操作器に割当てるアドレスの設定
を簡単に行なうことかできる操作器を提供しようとする
ものである。
[Detailed Description of the Invention] The present invention relates to an operating device for a display device that can be used, for example, to indicate the arrival and departure of employees in government offices, companies, etc., or to display inventory of products, and in particular, to setting addresses to be assigned to the operating device. The purpose of this invention is to provide an operating device that can be easily operated.

〈従来技術の説明〉 本出願人は[特願昭56−116848−弓」により二
線式表示装置を提案している。
<Description of Prior Art> The present applicant has proposed a two-wire display device in [Japanese Patent Application No. 56-116848-Yumi].

この二線式表示装置の概略を第1図及び第2図を用いて
説明する。第1図に示す101は表示器である。表示器
101は例えば複数の表示窓102を有し、この表示窓
102に例えば社員の氏名が記入され、背後に設けられ
た光源を点灯させることによりその社員が出社している
ことを表示し、消灯状態で退社したことを表示するもの
とする。
The outline of this two-line display device will be explained using FIGS. 1 and 2. 101 shown in FIG. 1 is a display device. The display device 101 has, for example, a plurality of display windows 102, in which, for example, the name of an employee is written, and by lighting up a light source provided behind it, it is displayed that the employee is at work, The lights shall be turned off to indicate that the employee has left the office.

103及び104は表示器101の容態102を出社及
び退社表示状態に操作するだめの操作器を示す。操作器
103は個室用のものであり1人の社員に割当てられた
操作器を示す。104は複数人の社員が共用する形式の
操作器を示す。各操作器103及び104には押釦スイ
ッチ105と各押釦スイッチ105のそれぞれに対応し
てモニタ用の発光素子106が設けられ、押釦スイッチ
105を押下操作すると表示器101の表示窓102の
表示状態が反転する。つまり例えば出社状態のとき押釦
スイッチ105を押下操作するととの押釦スイッチ10
5と対応する表示器101の子106は表示器101の
窓102が出社状態を表示しているとき点灯し、表示器
101が見えなくても出社状態及び退社状態になってい
ることをモニタできる構造となっている。
Reference numerals 103 and 104 indicate operating devices for operating the status 102 of the display 101 to display states for coming to work and leaving work. The operating device 103 is for a private room and is assigned to one employee. Reference numeral 104 indicates an operating device that is shared by a plurality of employees. Each of the operating devices 103 and 104 is provided with a push button switch 105 and a light emitting element 106 for monitoring corresponding to each push button switch 105. When the push button switch 105 is pressed down, the display state of the display window 102 of the display device 101 is changed. Invert. In other words, for example, when the push button switch 105 is pressed while going to work, the push button switch 10
The child 106 of the display device 101 corresponding to 5 lights up when the window 102 of the display device 101 is displaying the work attendance status, and even if the display device 101 is not visible, it is possible to monitor the work attendance status and the work leaving status. It has a structure.

107は表示器101と操作器103,104を同期し
て動作させるだめの基準信号発生器を示す。これら表示
器101、操作器103,104、基゛単信号発生器1
07は互に二線式伝送路108によ多結合され、この二
線式伝送路108を介して表示器101の表示状態を制
御するものである。
Reference numeral 107 indicates a reference signal generator for operating the display 101 and the operating devices 103 and 104 in synchronization. These display device 101, operating devices 103, 104, base single signal generator 1
07 are mutually coupled to a two-wire transmission line 108, and the display state of the display 101 is controlled via this two-wire transmission line 108.

この制御の様子を第2図を用いて説明する。基準信号発
生器107は例えば第2図に示すようなりロツクハルス
P 1−P 64 ヲ出カする。クロックパルスP l
−P 64を1周期とし、2640次に2パルスの休止
期間Toを設け、この休止期間Toにより表示器101
及び操作器103,104は周期の検出を行ない、表示
器1o1と操作器103 、1.04が互に同期して動
作するように構成される。。
The state of this control will be explained using FIG. 2. The reference signal generator 107 outputs Rockhals P 1 -P 64 as shown in FIG. 2, for example. Clock pulse P l
-P 64 is one cycle, 2640 is followed by a pause period To of 2 pulses, and this pause period To allows the display 101 to
The operating devices 103 and 104 detect the cycle, and the display device 1o1 and the operating devices 103 and 1.04 are configured to operate in synchronization with each other. .

こ\でクロックパルスP1〜Pa4は各社員に割当てら
れるアドレスとして利用するものである。つまり各操作
器103,104にクロックパルスP1〜Pe4による
アドレスが指定され、各クロックパルスの直後の領域を
例えば3分割し、その3分割した領域を使って出社、退
社及び表示変更制御信号を伝送する。
Here, the clock pulses P1 to Pa4 are used as addresses assigned to each employee. In other words, addresses are specified by clock pulses P1 to Pe4 to each operating device 103, 104, and the area immediately after each clock pulse is divided into three, for example, and the three divided areas are used to transmit the arrival, departure, and display change control signals. do.

このように二線式伝送路108を利用して複数の表示窓
に対応する制御信号を伝送する場合は操作器103,1
04と表示器101との間の関係は時分割して利用しな
ければならない。従って各操作器103及び104の各
押釦スイッチ105にはアドレスを指定し、そのアドレ
スの順番が自己に回って来たことを検出して操作信号を
発信するように動作する。
In this way, when transmitting control signals corresponding to a plurality of display windows using the two-wire transmission path 108, the operating devices 103, 1
04 and the display 101 must be used in a time-sharing manner. Therefore, an address is designated to each pushbutton switch 105 of each operating device 103 and 104, and the operating device operates to transmit an operating signal when it detects that its turn has come.

このだめ各操作器103.104には自己に割当てられ
たアドレスを検出する手段と、そのアドレス検出手段で
自己のアドレスが指定されたとき操作信号を発信する手
段とが設けられる。
Each operating device 103, 104 is provided with means for detecting the address assigned to itself, and means for transmitting an operation signal when its own address is specified by the address detecting means.

先に出願した二線式表示装置の操作器ではこのアドレス
検出手段と操作信号を発信する手段を犬略第3図に示す
ように構成している。
In the operating device of the two-wire display device that was previously filed, the address detection means and the means for transmitting the operation signal are constructed as shown in FIG. 3.

第3図において301けカウンタ302,303はマル
チプレクサ、304はマトリックス回路を示す。力ヴン
タ301は二線式伝送路】08を介して送られて来るク
ロックパルスP1〜Pa 4 全計数し、その上位桁の
計数出力によりマルチプレクサ303を制御し、マトリ
ックス回路304のYi群Yo−Y7を走査する。また
カウンタ301の下位桁の計数出力によシマルチブレク
サ302を制御し、X線群X o −X 1sを走査す
る。X&I群X o −X+ sを1走査する毎にY線
群YO〜Y7の選択を1つ歩進させる。
In FIG. 3, 301 counters 302 and 303 are multiplexers, and 304 is a matrix circuit. The power converter 301 counts all the clock pulses P1 to Pa4 sent through the two-wire transmission line [08], controls the multiplexer 303 by the counting output of the higher digits, and controls the Yi group Yo-Y7 of the matrix circuit 304. scan. Further, the multiplexer 302 is controlled by the count output of the lower digit of the counter 301, and the X-ray group X o -X 1s is scanned. Every time the X&I group X o -X+s is scanned one time, the selection of the Y line groups YO to Y7 is incremented by one.

マトリックス回路304のX線とY線との各交点に操作
スイッチ305を接続する。第1図に示。
An operation switch 305 is connected to each intersection of the X-line and Y-line of the matrix circuit 304. Shown in Figure 1.

す共用形の操作器104の場合は7トリツクス回路30
4の各交点にスイッチ305を接続する。
In the case of a shared type controller 104, a 7-trix circuit 30 is used.
A switch 305 is connected to each intersection of 4.

また個室用の操作器103の場合はその操作器103に
割当てられたアドレスに対応した位置の交点上にスイッ
チ305が接続される。
Further, in the case of the operating device 103 for a private room, a switch 305 is connected to the intersection point of the position corresponding to the address assigned to the operating device 103.

〈従来技術の欠点〉 このように従来はマルチプレクサ302,303と7ト
リソクス回路304の組合せにより自己の7トレスを検
出することと、このアドレス位置で操作信号を出力する
手段を構成している。従って例えば個室用の操作器にお
いて、その個室を使う社員に異動が生じた場合、その室
の操作器のアドレスを次に使用する社員のアドレスに変
更する必9か生じる。このような場合、従来の操作器で
はマトリックス回路304上の操作スイッチ305の位
置を変更しなければ々らない。操作スイッチ305の接
続位置を変更しないで社員の異動に対処する方法として
は表示器101の窓に表示する社改名を変更すればよい
<Disadvantages of the Prior Art> As described above, in the conventional art, the combination of the multiplexers 302, 303 and the 7-trace circuit 304 constitutes a means for detecting the own 7-trace and outputting an operation signal at this address position. Therefore, for example, in the case of a controller for a private room, if the employee who uses the private room changes, the address of the controller for that room must be changed to the address of the next employee to use the room. In such a case, it is necessary to change the position of the operation switch 305 on the matrix circuit 304 in the conventional operation device. One way to deal with employee transfers without changing the connection position of the operation switch 305 is to change the company name displayed on the window of the display 101.

然し乍ら操作スイッチ305の接続位置を変更する作業
及び表示器の社員名を変更する作業の何れにしても、社
員の異動の毎にこの作業の倒れか一方を行なわなければ
ならないため面倒である。
However, both the work of changing the connection position of the operation switch 305 and the work of changing the employee name on the display are troublesome because one or the other of these work must be done every time an employee is transferred.

〈発明の目的〉 この発明は操作器に割当てるアドレスを簡単に変更でき
る操作器を提供しようとするものである。
<Object of the Invention> The present invention aims to provide an operating device that allows the address assigned to the operating device to be easily changed.

〈発明の概要〉 この発明では基準信号発生器から送られてくるクロック
パルスP1〜P64に同ル]シたアドレス信号を発生さ
せ、そのアドレス位置号とディジタルスイッチによって
設定したアドレスとを比較シ2、− 致を検出したとき
操作スイッチのコ1尺態をメモリに取込み、このメモリ
に取込んだ操作スイッチの状態を二線式伝送路をIsじ
て転送するように構成したものである。
<Summary of the Invention> In the present invention, an address signal is generated that is the same as the clock pulses P1 to P64 sent from a reference signal generator, and the address position number and the address set by a digital switch are compared with each other using a digital switch. , - When detecting a match, the state of the operating switch is taken into the memory, and the state of the operating switch taken into the memory is transferred through the two-wire transmission line Is.

従ってこの発明によれば、各操作器に割当てるアドレス
を変更するにはディジタルスイッチを1t′ψ作すれば
よく、アドレスの変更を1γB]4j−に1−1なうこ
とができる。
Therefore, according to the present invention, in order to change the address assigned to each operating device, it is sufficient to create a digital switch 1t'ψ, and the address can be changed 1-1 to 1γB]4j-.

〈発明の実施例〉 第4図にこの発明による操作器の−実り例を示す。図中
401は制御器を示ず、 (の?li制御器401はC
PU402、ROM403、RAM4(14、入力ポー
ト405、出カポ−1・40(5を不−し5、一般に一
マイクロコンピュータと呼ばれる+4体集イ/1回路に
よって構成される、。
<Embodiment of the Invention> FIG. 4 shows a practical example of the operating device according to the present invention. In the figure, 401 does not indicate a controller, and (?li controller 401 is C
PU 402, ROM 403, RAM 4 (14), input port 405, output ports 1 and 40 (5), generally called a microcomputer, is composed of a set of 4 units/1 circuit.

制御器401は二線式伝送路108を通じて送られて来
るクロックパルスP+−P64を受信回路407を介し
て入カポ−+−406から取込み、そのクロックパルス
Pl−P64を計数してRAM404にその計数値を取
込む。RAM404に取込まれた計数値により伝送路1
08上のアドレス位置を認識する。
The controller 401 takes in clock pulses P+-P64 sent through the two-wire transmission line 108 from the input capo-+-406 via the receiving circuit 407, counts the clock pulses Pl-P64, and stores the count in the RAM 404. Capture numbers. Transmission path 1 is determined by the count value taken into RAM404.
Recognize the address position on 08.

CP U 402はクロックパルスP1〜P64の繰返
し周波数より100〜1000倍程度速い繰返し周波数
で出力ポート406からアドレス走査信号を出力する。
CPU 402 outputs an address scanning signal from output port 406 at a repetition frequency that is about 100 to 1000 times faster than the repetition frequency of clock pulses P1 to P64.

出力ポート406の出力端子Do−D8に出力されるア
ドレス走査信号は上位ビットで構成され、このアドレス
信号を上位アドレス走査信号Aと称する。まだ出力端子
Fo−F’3及びGo〜G8に出力されるアドレス走査
信号は下位ビットで構成され、このアドレス走査信号を
下位アドレス走査信号Bと称することとする。
The address scanning signal outputted to the output terminal Do-D8 of the output port 406 is composed of upper bits, and this address signal is referred to as an upper address scanning signal A. The address scanning signal outputted to the output terminals Fo-F'3 and Go to G8 is composed of lower bits, and this address scanning signal will be referred to as a lower address scanning signal B.

」7位アドレス信号Aはこの例では4ビツトの2進化1
0進符号で出力する場合を示す。この上位アドレス走査
信号Aをアドレス比較器411の一方の入力端子に供給
する。アドレス比較器411の他方の入力端子にはティ
7タルスイツチによって構成される上位アドレス設定手
段412を接続し、この上位アドレス設定手段412に
より操作スイッチ410に割当てるアドレスの上位ビッ
トに対応するディジタル値Cを設定する。
” In this example, the 7th position address signal A is a 4-bit binary coded 1.
The case of outputting in decimal code is shown. This upper address scanning signal A is supplied to one input terminal of the address comparator 411. The other input terminal of the address comparator 411 is connected to an upper address setting means 412 constituted by a total switch, and the upper address setting means 412 sets a digital value C corresponding to the upper bit of the address to be assigned to the operation switch 410. Set.

アドレス比較器411では上位アドレス走査信号Aとデ
ィジタルスイッチ412に設定した値Cを比較し、A=
Cを検出し、A=Cの状態の間、スイッチ素子413を
オンに制御する、。
The address comparator 411 compares the upper address scanning signal A and the value C set in the digital switch 412, and A=
C is detected, and the switch element 413 is controlled to be turned on while A=C.

スイッチ素子413はトランジスタを使うことができる
。このトランジスタのエミッタを共通電位に接続すると
共にコレクタを操作スイッチ4 J、 0と、抵抗器4
14を通じて正極電圧端子に接続する。このスイッチ素
子413と抵抗器414及び操作スイッチ410の直列
回路により上位アドレス走査信号Aと、第1アドレス設
定手段412の設定値CとがA=Cの状態にあることと
、1〜′4作スイッチ4]0が操作さねていることを仲
i出する論理積回路415が構成される。。
A transistor can be used as the switch element 413. The emitter of this transistor is connected to a common potential and the collector is operated by a switch 4 J, 0 and a resistor 4.
14 to the positive voltage terminal. This series circuit of the switch element 413, the resistor 414, and the operation switch 410 ensures that the upper address scanning signal A and the set value C of the first address setting means 412 are in the state of A=C, and that An AND circuit 415 is configured to determine that switch 4]0 is not being operated. .

416は下位アドレス設定手段を示す。この下位アドレ
ス設定手段416もティンタルスイッチによって構成す
ることかできる。この下位アドレス設定手段416の設
定値りはテコータ417とマルチプレクサ418に与え
られる。
416 indicates lower address setting means. This lower address setting means 416 can also be constructed by a tintal switch. The set value of this lower address setting means 416 is given to a telecoder 417 and a multiplexer 418.

テコーダ417は論理積回路415からA=Cの状態に
あることと、操作スイッチ410が操作されていること
の条件が揃ったことを表わす信号Eか出力され、この信
号Eか入力端子Xに与えられると、この入力端子Xに与
えた論理信号Eか下位アドレス設定手段416で設定し
た数値に対応する番号の出力端子に極性反転されて出力
される。
The tecoder 417 outputs a signal E from the AND circuit 415 indicating that the conditions of A=C and that the operation switch 410 is being operated are met, and this signal E is applied to the input terminal X. When the logical signal E applied to the input terminal

つまり下位アドレス設定手段416に10進数の2に対
応するIQ 、1 、OJを設定した場合は出力端子S
2に入力端子Xに与えた論理信号Eの極性反転した信号
が出力される。従ってこの場合には出力端子S1〜S8
からr O,1,0,0,・・・・0」の8ビツトの下
位アドレス信号Fが出力される。
In other words, if IQ, 1, and OJ corresponding to the decimal number 2 are set in the lower address setting means 416, the output terminal S
2, a signal obtained by inverting the polarity of the logic signal E applied to the input terminal X is output. Therefore, in this case, output terminals S1 to S8
An 8-bit lower address signal F of "ro, 1, 0, 0, . . . 0" is output.

下位アドレス信号Fは入力ポート405を介してCPU
402に増透まれ、CPU402を介してRAM404
に書込まれる。RA M 4.04に1込捷れる下位ア
ドレス信号は前回この下位アドレス信号が書込まれてい
た領域のデータを全て反転させる操作を行なう。例えば
マルチプレクサ417からr 1.o、o、o、・・・
・0」が出力されて前回この8ビツトの第2アドレス信
号FがRA M 404の特定した領域に記憶されてい
たとすると、次に信号Fが入力されるとこの領域の記憶
を全て反転させro、1,1,1.・・・・1」にする
3、この反転操作により操作スイッチ410を押下操作
する毎に出社と退社のデータとしてRAM4.04に記
憶される。
The lower address signal F is sent to the CPU via the input port 405.
402 and the RAM 404 via the CPU 402.
written to. The lower address signal that is written in RAM 4.04 performs an operation to invert all the data in the area where this lower address signal was previously written. For example, multiplexer 417 to r1. o, o, o,...
・If ``0'' is output and this 8-bit second address signal F was previously stored in the specified area of the RAM 404, the next time the signal F is input, all the memories in this area are inverted. , 1, 1, 1. . . . 1" 3. With this reversal operation, each time the operation switch 410 is pressed, it is stored in the RAM 4.04 as data for coming to work and leaving the office.

このRA M 4 (14に記憶した出社、退社データ
は上位アドレス信号Aとこのデータとして記憶した下位
アドレス信号Fとの組合せにより二線式伝送路108を
流れるクロックP1〜Pa4に対応する時系列のアドレ
スにプログラムにより変換され、そのアドレス位置にお
いて出力(1)l路422を’)l’i Uて二線式伝
送路108に出力される。尚との例では上位アドレス信
号Aを2進化10進符号の4ビットとじ、下位アドレス
信号Fを10進符号の8ビットとじたから4ビツトの2
進化10進符号によれば16の数を表現できる。よって
この例では16X8=128アドレスまで制御すること
ができる。128アドレスまで制御する場合はクロック
パルスはP1〜P128とされ、表示器101の窓は1
28個捷で制御することができる。
The arrival and departure data stored in the RAM 4 (14) are stored in a time series corresponding to the clocks P1 to Pa4 flowing through the two-wire transmission line 108 by a combination of the upper address signal A and the lower address signal F stored as this data. The address is converted into an address by a program, and at that address position, the output (1)l path 422 is output to the two-wire transmission line 108. In the above example, the upper address signal A is 4 bits of binary coded decimal code, and the lower address signal F is 8 bits of decimal code, so 4 bits of 2
The evolved decimal code can represent 16 numbers. Therefore, in this example, up to 16×8=128 addresses can be controlled. When controlling up to 128 addresses, the clock pulses are P1 to P128, and the window of the display 101 is 1.
It can be controlled with 28 pieces.

421はモニタ用発光素子を示す。このモニタ用発光素
子421は表示器101の操作スイッチ410と対応す
る窓に出社表示を行なうさき点灯するように制御される
。この制御は次の、ようにして行々われる。RAM40
4に記憶した出社、退社データが出カポ−1−4,06
の出力端子Fo−Fs及びG o ”−G 3より出力
される。
421 indicates a monitor light emitting element. This monitor light emitting element 421 is controlled so as to display a coming-to-work display in a window corresponding to the operation switch 410 of the display 101 and to turn on at the beginning. This control is performed as follows. RAM40
The arrival and departure data memorized in 4 is displayed.-1-4,06
The signal is output from the output terminals Fo-Fs and G o ''-G3.

こ\で下位アドレス設定手段416に「0,1、OJを
設定したとすると、下位アドレス信号Fは「o、1.o
、・・・・0」となる。この下位アドレス信号F′lJ
”lR,AM404に収納されるとき、既に書込捷わて
いるデータが例えば退社データを表わすro、1.′o
、o、・・・・」の場合はその極性を反転して出社デー
タr 1. 、0 、1 、1 、1・・・・1」を書
込む。よってこのときは出力端子FO〜F8及びQo−
GBからは出社データr ]、 、 0 、1 、1 
、・・・・・1」が出力され、この8ビツトのデータが
マルチプレクサ418の入力端子TI−Tsに入力され
る。
Now, if "0, 1, OJ" is set in the lower address setting means 416, the lower address signal F is "o, 1.o.
,...0". This lower address signal F'lJ
``lR, When stored in AM404, the data that has already been written is ro, 1.'o, which represents leaving the company data, for example.
, o, ...'', the polarity is reversed and the attendance data r1. , 0, 1, 1, 1...1". Therefore, at this time, output terminals FO to F8 and Qo-
From GB, attendance data r ], , 0 , 1 , 1
, .

マルチプレクサ418の制御端子A、 、 B 、 C
には下位アドレス設定手段416から[0,1,0」が
供給されているから第2番目の入力端子T2に−匂えら
れた論理信号「0」が出力端子Zに出力される。この出
力端子によりトランジスタ419かオンと々シ、上位ア
ドレス信号Aが上位アドレス設定手段412の設定値C
と一致する毎に発光り゛イオード421を点灯させる。
Control terminals A, , B, C of multiplexer 418
Since [0, 1, 0] are supplied from the lower address setting means 416, the logic signal "0" which is sensed at the second input terminal T2 is outputted to the output terminal Z. This output terminal turns on the transistor 419, and the upper address signal A changes to the setting value C of the upper address setting means 412.
The light-emitting diode 421 is turned on every time it matches the .

上位アドレス07号Aの繰返し周波数は伝送路108を
流れるクロックパルスの周波数よシ100〜1000倍
程度速くしているから発光素子421の発光に静上して
晃え出社状態と々っていることを表示する。
The repetition frequency of the upper address No. 07A is about 100 to 1000 times faster than the frequency of the clock pulse flowing through the transmission line 108, so the light emission from the light emitting element 421 is stopped and the clock is ready to go to work. Display.

出社状態を表示しているとき、操作スイッチ41Oを押
下操作するとRAM404のテータrJ棒性が反転され
「o、1.o、o、o、o、・・・・OJと々る。この
テークが出力端子FO〜F 3. G o −G 3 
 から出力されるからマルチプレクサ418の入力端子
T2には「1」論理が与えられるだめ出力端子Zの出力
は「1」論理と々す、トランジスタ419かオフとなっ
て発光素子421は消灯し、退社表示状態となる。
When the attendance status is displayed, if the operation switch 41O is pressed down, the data rJ bar in the RAM 404 is reversed and the data is changed to "o, 1. o, o, o, o, ... OJ is reached. This take is Output terminal FO~F 3.G o -G 3
Therefore, the input terminal T2 of the multiplexer 418 is given a logic "1", so the output of the output terminal Z is a logic "1", the transistor 419 is turned off, the light emitting element 421 is turned off, and the user leaves the office. It will be in display state.

〈発明の効果〉 」−記したようにこの発明によれば、各操作器において
自己のアドレスを2個のディジタルスイッチによって設
定するようにしたから、アドレスの変更を容易に行々う
ことかできる。従って人事異動等により操作器に割当て
られる社員名に変更があってもその変更に対して容易に
対処することができ取扱いが容易々出社、退社表示器を
提供できる。
<Effects of the Invention> - As mentioned above, according to this invention, since the address of each controller is set using two digital switches, the address can be easily changed. . Therefore, even if there is a change in the employee name assigned to the operating device due to a personnel change, the change can be easily dealt with, and an easy-to-handle work attendance/leaving display can be provided.

寸だ在庫管理装置として利用する場合でも商品名と操作
釦の対応関係を容易に変更できる利点が得られる。
Even when used as a small inventory management device, there is an advantage that the correspondence between product names and operation buttons can be easily changed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の二線伝送式表示装置の概要を説明するた
めのブロック図、第2図はその動作を説明するだめの波
形図、第3図は従来の装置に用いられている操作器の概
略を説明するだめの接続図、第4図はこの発明の一実施
例を示すブロック図である。 101:表示器、102:表示器、103 、 ]04
:操作器、107:基準信号発生器、401:制御器、
402:CPLJ、403:ROM。 404 :RAM、405 :入力ボート、406:出
力ポート、410:操作スイッチ、411:比較器、4
12:上位アドレス設定器、415:論理積回路、41
6:下位アト゛レス設定器、417:テコーダ’、4]
8:マルチプレクサ。 特許出願人  株式会社ティ、アイ、フイ・/チズン代
理人 順野 早
Figure 1 is a block diagram to explain the outline of a conventional two-wire transmission type display device, Figure 2 is a waveform diagram to explain its operation, and Figure 3 is an operating device used in the conventional device. FIG. 4 is a block diagram showing an embodiment of the present invention. 101: Display device, 102: Display device, 103, ]04
: Operating device, 107: Reference signal generator, 401: Controller,
402: CPLJ, 403: ROM. 404: RAM, 405: Input port, 406: Output port, 410: Operation switch, 411: Comparator, 4
12: Upper address setter, 415: AND circuit, 41
6: Lower address setter, 417: Tecoder', 4]
8: Multiplexer. Patent applicant: T, I, Hui Co., Ltd. / Citizen agent: Haya Junno

Claims (1)

【特許請求の範囲】[Claims] (1)A、  基準信号発生器から出力される基準クロ
ックパルスと同期する上位と下位アドレス信号を発生す
るアドレス信号発生手段と、 B、自己に割当てられた上位アドレスを設定する上位ア
ドレス設定用スイッチと、 C8自己に割当てられた下位アドレスを設定する下位ア
ドレス設定用スイッチと、 ■〕、上記アドレス信号発生手段から出力される上位ア
ドレス信号と上記上位アドレス設定用スイッチの設定値
を比較し、その一致を検出する比較器と、 E1表示器の状態を転換操作するだめの操作スイッチと
、 F、この操作スイッチが操作されたことと上記上位アド
レス信号と上記設定値が一致したことを検出する論理積
回路と、 G、この論理積回路により操作スイッチが操作されたと
き上記下位アドレス設定用スイッチにより設定された上
記下位アドレス領域を1記力するデコーダと、 H8このデコーダから出力される下位アト゛レス信号と
上記上位アドレス信号の組合せにより決まるアドレスに
操作スイッチが操作されたことを表わすデータを記憶す
るメモリと、■、このメモリに記憶された操作スイッチ
のデータを上記二線伝送路を流れる時系列信号の自己の
アドレス領域において送出する手段と、を具備して成る
二線伝送式表示装置用操作器。
(1) A. Address signal generation means that generates upper and lower address signals in synchronization with the reference clock pulse output from the reference signal generator, and B. Upper address setting switch that sets the upper address assigned to itself. and a lower address setting switch for setting the lower address assigned to the C8 itself; (2) Compare the upper address signal output from the address signal generating means with the setting value of the upper address setting switch; A comparator that detects a match, an operation switch that changes the state of the E1 display, and F, a logic that detects that this operation switch has been operated and that the above upper address signal and the above set value match. a product circuit, G, a decoder that inputs the lower address area set by the lower address setting switch when the operation switch is operated by this AND circuit; H8 a lower address signal output from this decoder; A memory that stores data indicating that the operation switch has been operated at an address determined by a combination of the upper address signal and the upper address signal; an operating device for a two-wire transmission type display device, comprising means for transmitting data in its own address area.
JP19571882A 1982-11-08 1982-11-08 Operator for 2-wire transmission type display Granted JPS5985590A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19571882A JPS5985590A (en) 1982-11-08 1982-11-08 Operator for 2-wire transmission type display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19571882A JPS5985590A (en) 1982-11-08 1982-11-08 Operator for 2-wire transmission type display

Publications (2)

Publication Number Publication Date
JPS5985590A true JPS5985590A (en) 1984-05-17
JPH0120479B2 JPH0120479B2 (en) 1989-04-17

Family

ID=16345806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19571882A Granted JPS5985590A (en) 1982-11-08 1982-11-08 Operator for 2-wire transmission type display

Country Status (1)

Country Link
JP (1) JPS5985590A (en)

Also Published As

Publication number Publication date
JPH0120479B2 (en) 1989-04-17

Similar Documents

Publication Publication Date Title
US3950743A (en) Keying input apparatus having a reduced number of output terminals
JPS5921537B2 (en) Camera display method
JPS5985590A (en) Operator for 2-wire transmission type display
US3611347A (en) Program sequence information display device
JPS622856Y2 (en)
SU1211802A1 (en) Displaying device
SU873259A1 (en) Device for signalling distributed object status
SU674226A1 (en) Device for monitoring wire communication system elements
SU331390A1 (en) DEVICE FOR STATISTICAL MONITORING OF THE MEDIAN INTERVAL AND MARRIAGE PERCENT
SU717800A2 (en) Indicator
SU549820A1 (en) Digital display device
SU726524A1 (en) Information input-output arrangement
SU1251328A1 (en) Voltage-to-digital converter
SU1229768A1 (en) Interface for linking information source with computer
SU781876A1 (en) Device for remote indication and control of distributed objects
SU783816A1 (en) Signalling device
SU792210A1 (en) Time indication digital system
JPH10293554A (en) Display unit address setting method and method
JPH0624954Y2 (en) Fire alarm line designation device
SU1690216A1 (en) Tv device for standard character and symbol recognition
SU737849A1 (en) Signal level indication device
SU1674888A1 (en) Electronic game
SU1124376A1 (en) Displaying device
SU1089599A1 (en) Device for indicating conditions dispersed objects
SU1737485A1 (en) Device for testing operator activity