JPS5986317A - complementary amplifier - Google Patents
complementary amplifierInfo
- Publication number
- JPS5986317A JPS5986317A JP19557482A JP19557482A JPS5986317A JP S5986317 A JPS5986317 A JP S5986317A JP 19557482 A JP19557482 A JP 19557482A JP 19557482 A JP19557482 A JP 19557482A JP S5986317 A JPS5986317 A JP S5986317A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- complementary
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はコンプリメンタリ増幅器に係り、特にその電
力増幅段を駆動するバイアス回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a complementary amplifier, and more particularly to an improvement in a bias circuit that drives a power amplification stage thereof.
従来、コンプリメンタリ増幅器は電力増+1c4段’1
z13級動作させることによシ、良好な特性を維持しな
がら無信号時の消費電力を少くすることができるもので
、またIC化されることにより広くその普及をみるよう
になっている。Traditionally, complementary amplifiers have a power increase of +1c4 stages'1
By operating in the Z13 class, it is possible to reduce the power consumption when there is no signal while maintaining good characteristics, and it is becoming more popular as it is integrated into ICs.
このようなコンプリメンタリ増幅器は、例えば第1図に
トランジスタQl 、Q2による差動増幅回路と、トラ
ンジスタQ3=Q4によるカレントミラー回路と、増幅
用トランジスタQ5と、定電流源IlおよびI2とによ
シ)(電圧増幅部が構成されている。当該するコンプリ
メンタリ増幅器の入力端子INが導出されるトランジス
タQ1のペースにij:、抵抗R1、R2、R3により
ペースバイアスが供給されるようになっている。Such a complementary amplifier includes, for example, a differential amplification circuit including transistors Ql and Q2, a current mirror circuit including transistors Q3 and Q4, an amplification transistor Q5, and constant current sources Il and I2 as shown in FIG. (A voltage amplifying section is configured. A pace bias is supplied to the pace of the transistor Q1 from which the input terminal IN of the corresponding complementary amplifier is derived by resistors R1, R2, and R3.
このような電圧増幅部の定電流源■2およびトランジス
タQ5のコレクタの接続中点から出力される信号は、入
力端子INに供給される信号に対し逆位相となる反転出
力信号となシ、バイアス回路を構成するトランジスタQ
6のエミッタに供給されるようになっている。このトラ
ンジスタQ6は、定電流源I3ならびにコレクターペー
ス間を共通接続したトランジスタでなるダイオードQ7
、Q8によりペースバイアスが力走られ、コレクタ
が゛電力増幅部のダイオードQ9およびトランジスタQ
loでなるカレントミラー回路の入力部に接続され、エ
ミッタが電力増幅部のダイオードQllおよびトランジ
スタQ12でなるカレントミラー回路の入力部に接続さ
れてbる。これらのダイオードQ、およびQ+tは、そ
れぞれコレクターペース間を共通接続したトランジスタ
でなるものである。The signal output from the midpoint of the connection between the constant current source 2 of the voltage amplifying section and the collector of the transistor Q5 is an inverted output signal with an opposite phase to the signal supplied to the input terminal IN. Transistor Q that makes up the circuit
6 emitters. This transistor Q6 is a diode Q7 which is a transistor commonly connected between the constant current source I3 and the collector pace.
, the pace bias is driven by Q8, and the collector is connected to the diode Q9 and transistor Q of the power amplifier section
The emitter is connected to the input part of a current mirror circuit made up of a diode Q11 and a transistor Q12 of a power amplifying part. These diodes Q and Q+t are each made of a transistor whose collector spaces are commonly connected.
つまυ、トランジスタQ6のエミッタレベルが正方向忙
変化すればトランジスタQ12が駆動され、入力端子I
N信号の負の半サイクルが増幅されるものであり、ト
ランジスタQ6のエミッタレベルが負方向に変化すれば
該トランジスタQ6がオンとなシトランゾスタQroが
駆ルbされ、入力端子IN信号の正の半サイクルが増幅
されるものである。これによシ第1図のコンプリメンタ
リ増幅器はB級動作が可能とされ電源vcoの供する電
力を不要に消費することなく 1W、力増幅部の出力端
(つまりトランジスタQIOIQ12の各コレクタの接
続中点)に接続される例えばスピーカなどの負荷LDf
t駆動するものである。また、電力増幅部の出力信号は
、抵抗R41R5コンデンサCでなる帰還回路によシ差
劾僧幅回路の反転入力端となるトランジスタQ2のペー
スに負帰還されるものである。Finally, if the emitter level of transistor Q6 changes in the positive direction, transistor Q12 is driven, and input terminal I
The negative half cycle of the N signal is amplified, and when the emitter level of the transistor Q6 changes in the negative direction, the transistor Q6 is turned on and the transistor Qro is driven, and the positive half cycle of the input terminal IN signal is amplified. The cycle is amplified. As a result, the complementary amplifier shown in Fig. 1 is capable of class B operation, and the output terminal of the power amplification section (that is, the connection midpoint of each collector of the transistor QIOIQ12) can generate 1W without unnecessarily consuming the power provided by the power supply VCO. Load LDf, such as a speaker, connected to
t drive. Further, the output signal of the power amplification section is negatively fed back to the transistor Q2, which serves as the inverting input terminal of the differential width circuit, through a feedback circuit consisting of resistors R41R5 and capacitors C.
ところで、第1図のようなバイアス回路を有するコンプ
リメンタリ増幅器は、無信号時の消費電力を減少させる
ために電流源I3電流を減少させるか、トランジスタで
なるダイオード・Q7 、Q8のエミッタ面積とトラ
ンジスタQ6のエミッタ面積の比金大きくしなければな
らない。By the way, a complementary amplifier having a bias circuit as shown in Fig. 1 reduces the current of the current source I3 in order to reduce power consumption when there is no signal, or reduces the emitter area of the diodes Q7 and Q8 made of transistors and the transistor Q6. The ratio of the emitter area must be increased.
しかしながら、電流が1、も1弧Ia’を減少させると
特に電力増幅部のトランジスタQloの、駆動′亀流が
充分に得られないといった問題がある。また、例えばa
a 1図の増幅器の電圧増幅部およびバイアス回路をI
C化するような場合大きなエミッタ面積を備えたトラン
ジスタを形成することが離しいといった問題がある。こ
のため、′電力増幅部の駆動14t、流が充分に得られ
て、なお且つ消費電力がきわめて少いコンプリメンタリ
増幅器を構成することが困難であった。However, if the current is reduced by 1 or even 1 arc Ia', there is a problem that a sufficient driving current cannot be obtained particularly for the transistor Qlo of the power amplification section. Also, for example, a
a The voltage amplification section and bias circuit of the amplifier in Figure 1 are I
In the case of C, there is a problem that it is difficult to form a transistor with a large emitter area. For this reason, it has been difficult to construct a complementary amplifier that can provide a sufficient drive current for the power amplifying section and that consumes very little power.
この発明は上記の点に鑑みてなされたもので、無信号時
の消費電力を少く抑制することができ、かつ電力増幅部
に対して充分な駆動電流を供給し得るようにして大きな
増幅能力を有する良好なコンプリメンタリ増幅器を提供
すること全目的とする。This invention was made in view of the above points, and it is possible to suppress power consumption when there is no signal, and to supply sufficient drive current to the power amplification section, thereby increasing amplification capacity. The overall objective is to provide a complementary amplifier with good performance.
この発明は、電圧増幅部と、少くとも一対のコンプリメ
ンタリ接続されるトランジスタ4有してなる電力増幅部
と、直列接続される定17流源およびダイオードにより
ペース・ぐイアスが供給されるトランジスタを有してな
り、前記11L圧増幅部の出力信号の極性に応じ該トラ
ンジスタをオンオフし前記コンプリメンタリ接続される
トランジスタを選択的に駆動するバイアス回路とを備え
、B級動作をなすコンプリメンタリ増幅器において、前
記電力増幅部の出力全検出し前記バイアス回路のトラン
ジスタがオンとなる状態で、該トランジスタに充分なペ
ース’III: bfi、全供給し前記電力増幅部のコ
ンプリメンタリ接続されるトランジスタを充分に駆動し
得るようにした差動増幅回路とを具備してなることを特
徴とするものである。The present invention includes a voltage amplifying section, a power amplifying section including at least one pair of complementary transistors 4, and a transistor connected in series with a constant 17 current source and a transistor to which pace bias is supplied by a diode. and a bias circuit for selectively driving the complementary-connected transistors by turning on and off the transistor according to the polarity of the output signal of the 11L pressure amplifying section, and having a class B operation, the power When all the outputs of the amplifier section are detected and the transistors of the bias circuit are turned on, a sufficient pace 'III: bfi is supplied to the transistors so as to sufficiently drive the complementary connected transistors of the power amplifier section. The present invention is characterized in that it is equipped with a differential amplifier circuit.
〔発明の実施例〕
以下、図面を参照してこの発明の一実姉例につき詳細に
説明する。[Embodiments of the Invention] Hereinafter, a sister example of the present invention will be described in detail with reference to the drawings.
@2図はこの発明によるコンプリメンタリ増幅器を示す
回路図である。但し、鷹2図中、第1図と同一部分には
同一符号を付しその説明を省略する。Figure @2 is a circuit diagram showing a complementary amplifier according to the present invention. However, in Figure 2, the same parts as in Figure 1 are given the same reference numerals and their explanations will be omitted.
すなわち、前記バイアス回路k 構成するトランジスタ
Q6のペースにU、PNP形のトランジスタQ+3のコ
レクタに接続されている。上記トランジスタQ1gは、
ペースが前記抵抗R(l R2の接続中点に接続され、
エミッタがPNP形のトランジスタQ+4のエミッタに
接続されると共に定電流源I4に介して度源されるもの
で、トランジスタQ14と差動増幅回路’(c 4j′
!成している。That is, the bias circuit k is connected to the base of the transistor Q6 and the collector of the PNP type transistor Q+3. The above transistor Q1g is
The pace is connected to the connection midpoint of the resistor R(l R2,
The emitter is connected to the emitter of a PNP type transistor Q+4, and the current is supplied via a constant current source I4.
! has been completed.
上記トランジスタQ 1au、コレクタが接地され、ペ
ースが前記トランジスタQ1G1Q12の各コレクタお
よび抵抗R4の接続中点に接続されてbる。The collector of the transistor Q1au is grounded, and the conductor is connected to the midpoint between the collectors of the transistors Q1G1Q12 and the resistor R4.
すなわち、以上のように449成されるコンプリメンタ
リ増幅器において、無信号時にではトランジスタQ13
.Q14による差動増幅回路は、平衡状態にあり定電流
源■4の′μ流をその符号で示スものとすれば、トラン
ジスタQ131Q14の各コレクタ電流が工4/2とな
るものである。したがって直列接続されるダイオードQ
7 、Qllには、定亀流源工2の電流をその符号で
示すとすれば、I2 +I4/2なる大きさの電6iL
が流れることになる。That is, in the complementary amplifier constructed as described above, the transistor Q13 is activated when there is no signal.
.. The differential amplifier circuit composed of Q14 is in a balanced state, and if the constant current source 4's current is expressed by its sign, the collector currents of the transistors Q131Q14 are 4/2. Therefore, the diode Q connected in series
7, Qll has a current of magnitude I2 + I4/2, 6iL, if the current at Sadaki-ryugen 2 is indicated by its sign.
will flow.
一方、入力端子INに負の半サイクルの信号が入力され
ると、出力端レベルが低下するので、トランジスタQ1
4のペース電位がし、定電流源I4電流はトランジスタ
Q14を介して接地にMすれること圧なる。このためト
ランジスタQ5の出力信号(つまりtd1圧増圧部幅部
力信号)は、そのまま′nZ力増幅部のトランジスタQ
1□に供給され該トランジスタQ12を駆動するもので
心る。On the other hand, when a negative half-cycle signal is input to the input terminal IN, the output terminal level decreases, so the transistor Q1
The current from the constant current source I4 is connected to ground through the transistor Q14. Therefore, the output signal of the transistor Q5 (that is, the td1 pressure booster width part force signal) is directly transmitted to the transistor Q of the 'nZ force amplifier part.
1□ and drives the transistor Q12.
また、入力端子INに正の半サイクルの信号が入力され
ると、トランジスタQ14のベースカ上昇するので、該
トランジスタQ14がカットオフし始めトランジスタQ
I3のコレクタ端流が増加する。このため、トランジス
タQ13がトランジスタQ6のペースおよびダイオ−)
’ Q 7のJ、ff続中点のtk位全全上昇せるので
、トランジスタQ6はコレクタ電Meを増加さぜ、電力
増幅部のトランジスタQlsに充分なバiス動を区流ケ
供給することができる。そして、トランジスタQ13の
コレクタ電流は、定′、侘随d’A I 4によシ土限
が規制されるので、トランジスタQ6全過剰にj駆動す
ることがなく、定1(を流源I3電流な可及的に小さく
設定することができる。したがって、当該するコンプリ
メンタリ増幅器の無(i号時の消費電力を小さくするこ
とができきわめて良好でりる。Furthermore, when a positive half-cycle signal is input to the input terminal IN, the base voltage of the transistor Q14 increases, so the transistor Q14 starts to cut off and the transistor Q14 starts to cut off.
The collector end flow of I3 increases. Therefore, transistor Q13 is connected to transistor Q6's base and diode).
' Since the voltage can be raised to about tk at the midpoint of J and ff of Q7, transistor Q6 increases the collector current Me and supplies sufficient bias current to the transistor Qls in the power amplification section. I can do it. Since the collector current of the transistor Q13 is regulated by the constant value d'A I4, the transistor Q6 is not driven excessively, and the current source I3 is kept constant. Therefore, it is possible to reduce the power consumption of the complementary amplifier in question (i), which is extremely advantageous.
この発明は、上記実施例のみに限定されるものではな(
例えば第3図おるいは第4図に示すように構成すること
ができる。但し第3図および第4図中、第2図と同一部
分には同一符号を(=t してその説明を省略するもの
とする。This invention is not limited to the above embodiments (
For example, it can be constructed as shown in FIG. 3 or FIG. 4. However, in FIGS. 3 and 4, the same parts as in FIG. 2 are designated by the same reference numerals (=t) and their explanations will be omitted.
すなわち、第3図の場合は、前記トランジスタQ6のペ
ース金前記帰還回路をイナY成する抵抗R4,R5の接
続中点に接続[7たものでトランジスタQ+31Q14
でなる差動増幅回路のオフセット成分を小さくしたもの
である。That is, in the case of FIG. 3, the conductor of the transistor Q6 is connected to the midpoint of the connection between the resistors R4 and R5 forming the feedback circuit.
This is a differential amplifier circuit with a reduced offset component.
また、第4図の場合は、前記トランジスタQ1gのコレ
クタ電流をダイオードQ8のカソード側および接地間に
介挿される抵抗R6に6iU L込むようにしたもので
ある。In the case of FIG. 4, the collector current of the transistor Q1g is applied by 6iU L to a resistor R6 inserted between the cathode side of the diode Q8 and the ground.
これら、&(3図および第4図いずれの場合においても
、その作用は第2図の回路と同様であシ同様の効果を供
し得るものである。In either of the cases of FIG. 3 and FIG. 4, the operation is similar to that of the circuit of FIG. 2, and the same effects can be provided.
その他、種々の変形や適用はこの発明の曹旨を逸脱しな
い範囲で可能であることは言う迄もない。It goes without saying that various other modifications and applications are possible without departing from the spirit of the invention.
以上詳述したようにこの発明によれば、無信号時の消費
電力金少く抑制することができ、且つ電力増幅部に対し
て充分な、駆im Iiy流全供給し得るようにして大
きな増幅能力を有する良好なコンプリメンタリ増幅器を
提供することができる。As described in detail above, according to the present invention, it is possible to suppress power consumption when there is no signal, and to provide a large amplification capacity by supplying sufficient driving current to the power amplification section. It is possible to provide a good complementary amplifier with
第1図は従来のコンプリメンタリ増1hlIi器の一例
を示す回路図、第2図はこの発明に係るコンイリメンタ
リ増幅器の一実施例を示す回路図、第3図および第4図
はそれぞれ他の実砲例を示す回路図である。
Qr 〜Qs + Qlo + Q12〜Qx4−
トランゾスタ、11〜■4・・・定電流源、Qy
I Qs、Qg 1Qlt・・・ダイオ−19、R,〜
R6・・・抵抗、C・・・コンデンサ、LD・・・負荷
。Fig. 1 is a circuit diagram showing an example of a conventional complementary amplifier 1hlIi, Fig. 2 is a circuit diagram showing an embodiment of a contimentary amplifier according to the present invention, and Figs. It is a circuit diagram showing an example of a gun. Qr ~ Qs + Qlo + Q12 ~ Qx4-
Transostor, 11~■4...constant current source, Qy
I Qs, Qg 1Qlt...Diode-19, R, ~
R6...Resistance, C...Capacitor, LD...Load.
Claims (1)
れるトランジスタを有してなる電力増幅部と、直列接続
される定電流源およびダイオードによりペースバイアス
が供給されるトランジスタを有してなシ、前記電圧増幅
部の出力信号の極性に応じ該トランジスタをオンオフし
前記コンプリメンタリ接続されるトランジスタを選択的
に駆動するバイアス回路とを備え、B級動作をなすコン
プリメンタリ増幅器において、前記電力増幅部の出力を
検出し前記バイアス回路のトランジスタがオンとなる状
態で、該トランジスタに充分なペース電流を供給し前記
電力増幅部のコンプリメンタリ接続されるトランジスタ
を充分に駆動し得るよう圧した差動増幅回路とを具備し
てなること全特徴とするコンプリメンタリ増幅器。A voltage amplification section, a power amplification section comprising at least a pair of complementary-connected transistors, and a transistor to which a pace bias is supplied by a constant current source and a diode connected in series; A complementary amplifier that operates in class B and includes a bias circuit that turns on and off the transistor according to the polarity of the output signal of the amplifying section and selectively drives the complementary connected transistors, and detects the output of the power amplifying section. and a differential amplifier circuit configured to supply enough pace current to the transistor in the bias circuit in a state where the transistor is turned on to sufficiently drive the complementary-connected transistors of the power amplifier section. Complementary amplifier with all features.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19557482A JPS5986317A (en) | 1982-11-08 | 1982-11-08 | complementary amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19557482A JPS5986317A (en) | 1982-11-08 | 1982-11-08 | complementary amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986317A true JPS5986317A (en) | 1984-05-18 |
Family
ID=16343388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19557482A Pending JPS5986317A (en) | 1982-11-08 | 1982-11-08 | complementary amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986317A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535267B2 (en) | 2004-01-13 | 2009-05-19 | Denso Corporation | Output circuit and operational amplifier |
-
1982
- 1982-11-08 JP JP19557482A patent/JPS5986317A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535267B2 (en) | 2004-01-13 | 2009-05-19 | Denso Corporation | Output circuit and operational amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5810008B2 (en) | Butsuyuburuzoufukuki | |
| JP3697679B2 (en) | Stabilized power circuit | |
| US4723111A (en) | Amplifier arrangement | |
| JPS6212692B2 (en) | ||
| JPS6212691B2 (en) | ||
| JPS5986317A (en) | complementary amplifier | |
| JPH0479171B2 (en) | ||
| JPS5827539Y2 (en) | audio amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP3733188B2 (en) | Power Amplifier | |
| JPH08222968A (en) | Amplifier | |
| JP3443266B2 (en) | Constant voltage circuit | |
| JP2834929B2 (en) | Amplifier circuit | |
| JP3462579B2 (en) | Amplifier circuit | |
| JP3036925B2 (en) | Differential amplifier circuit | |
| KR830001979B1 (en) | Power amplification circuit | |
| JPH0411042B2 (en) | ||
| JPH0786895A (en) | Output circuit | |
| JPS6212693B2 (en) | ||
| JPH0458202B2 (en) | ||
| JP2759156B2 (en) | Amplifier circuit | |
| JPH036022Y2 (en) | ||
| JPH08222971A (en) | Operational amplifier | |
| JPH0680997B2 (en) | Multiplication circuit | |
| JPH02200003A (en) | Power source amplifying circuit |