JPS5986317A - コンプリメンタリ増幅器 - Google Patents
コンプリメンタリ増幅器Info
- Publication number
- JPS5986317A JPS5986317A JP19557482A JP19557482A JPS5986317A JP S5986317 A JPS5986317 A JP S5986317A JP 19557482 A JP19557482 A JP 19557482A JP 19557482 A JP19557482 A JP 19557482A JP S5986317 A JPS5986317 A JP S5986317A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- complementary
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はコンプリメンタリ増幅器に係り、特にその電
力増幅段を駆動するバイアス回路の改良に関する。
力増幅段を駆動するバイアス回路の改良に関する。
従来、コンプリメンタリ増幅器は電力増＋１ｃ４段’１
ｚ１３級動作させることによシ、良好な特性を維持しな
がら無信号時の消費電力を少くすることができるもので
、またＩＣ化されることにより広くその普及をみるよう
になっている。
ｚ１３級動作させることによシ、良好な特性を維持しな
がら無信号時の消費電力を少くすることができるもので
、またＩＣ化されることにより広くその普及をみるよう
になっている。
このようなコンプリメンタリ増幅器は、例えば第１図に
トランジスタＱｌ 、Ｑ２による差動増幅回路と、トラ
ンジスタＱ３＝Ｑ４によるカレントミラー回路と、増幅
用トランジスタＱ５と、定電流源ＩｌおよびＩ２とによ
シ）（電圧増幅部が構成されている。当該するコンプリ
メンタリ増幅器の入力端子ＩＮが導出されるトランジス
タＱ１のペースにｉｊ：、抵抗Ｒ１、Ｒ２、Ｒ３により
ペースバイアスが供給されるようになっている。
トランジスタＱｌ 、Ｑ２による差動増幅回路と、トラ
ンジスタＱ３＝Ｑ４によるカレントミラー回路と、増幅
用トランジスタＱ５と、定電流源ＩｌおよびＩ２とによ
シ）（電圧増幅部が構成されている。当該するコンプリ
メンタリ増幅器の入力端子ＩＮが導出されるトランジス
タＱ１のペースにｉｊ：、抵抗Ｒ１、Ｒ２、Ｒ３により
ペースバイアスが供給されるようになっている。
このような電圧増幅部の定電流源■２およびトランジス
タＱ５のコレクタの接続中点から出力される信号は、入
力端子ＩＮに供給される信号に対し逆位相となる反転出
力信号となシ、バイアス回路を構成するトランジスタＱ
６のエミッタに供給されるようになっている。このトラ
ンジスタＱ６は、定電流源Ｉ３ならびにコレクターペー
ス間を共通接続したトランジスタでなるダイオードＱ７
、Ｑ８によりペースバイアスが力走られ、コレクタ
が゛電力増幅部のダイオードＱ９およびトランジスタＱ
ｌｏでなるカレントミラー回路の入力部に接続され、エ
ミッタが電力増幅部のダイオードＱｌｌおよびトランジ
スタＱ１２でなるカレントミラー回路の入力部に接続さ
れてｂる。これらのダイオードＱ、およびＱ＋ｔは、そ
れぞれコレクターペース間を共通接続したトランジスタ
でなるものである。
タＱ５のコレクタの接続中点から出力される信号は、入
力端子ＩＮに供給される信号に対し逆位相となる反転出
力信号となシ、バイアス回路を構成するトランジスタＱ
６のエミッタに供給されるようになっている。このトラ
ンジスタＱ６は、定電流源Ｉ３ならびにコレクターペー
ス間を共通接続したトランジスタでなるダイオードＱ７
、Ｑ８によりペースバイアスが力走られ、コレクタ
が゛電力増幅部のダイオードＱ９およびトランジスタＱ
ｌｏでなるカレントミラー回路の入力部に接続され、エ
ミッタが電力増幅部のダイオードＱｌｌおよびトランジ
スタＱ１２でなるカレントミラー回路の入力部に接続さ
れてｂる。これらのダイオードＱ、およびＱ＋ｔは、そ
れぞれコレクターペース間を共通接続したトランジスタ
でなるものである。
つまυ、トランジスタＱ６のエミッタレベルが正方向忙
変化すればトランジスタＱ１２が駆動され、入力端子Ｉ
Ｎ信号の負の半サイクルが増幅されるものであり、ト
ランジスタＱ６のエミッタレベルが負方向に変化すれば
該トランジスタＱ６がオンとなシトランゾスタＱｒｏが
駆ルｂされ、入力端子ＩＮ信号の正の半サイクルが増幅
されるものである。これによシ第１図のコンプリメンタ
リ増幅器はＢ級動作が可能とされ電源ｖｃｏの供する電
力を不要に消費することなく １Ｗ、力増幅部の出力端
（つまりトランジスタＱＩＯＩＱ１２の各コレクタの接
続中点）に接続される例えばスピーカなどの負荷ＬＤｆ
ｔ駆動するものである。また、電力増幅部の出力信号は
、抵抗Ｒ４１Ｒ５コンデンサＣでなる帰還回路によシ差
劾僧幅回路の反転入力端となるトランジスタＱ２のペー
スに負帰還されるものである。
変化すればトランジスタＱ１２が駆動され、入力端子Ｉ
Ｎ信号の負の半サイクルが増幅されるものであり、ト
ランジスタＱ６のエミッタレベルが負方向に変化すれば
該トランジスタＱ６がオンとなシトランゾスタＱｒｏが
駆ルｂされ、入力端子ＩＮ信号の正の半サイクルが増幅
されるものである。これによシ第１図のコンプリメンタ
リ増幅器はＢ級動作が可能とされ電源ｖｃｏの供する電
力を不要に消費することなく １Ｗ、力増幅部の出力端
（つまりトランジスタＱＩＯＩＱ１２の各コレクタの接
続中点）に接続される例えばスピーカなどの負荷ＬＤｆ
ｔ駆動するものである。また、電力増幅部の出力信号は
、抵抗Ｒ４１Ｒ５コンデンサＣでなる帰還回路によシ差
劾僧幅回路の反転入力端となるトランジスタＱ２のペー
スに負帰還されるものである。
ところで、第１図のようなバイアス回路を有するコンプ
リメンタリ増幅器は、無信号時の消費電力を減少させる
ために電流源Ｉ３電流を減少させるか、トランジスタで
なるダイオード・Ｑ７ 、Ｑ８のエミッタ面積とトラ
ンジスタＱ６のエミッタ面積の比金大きくしなければな
らない。
リメンタリ増幅器は、無信号時の消費電力を減少させる
ために電流源Ｉ３電流を減少させるか、トランジスタで
なるダイオード・Ｑ７ 、Ｑ８のエミッタ面積とトラ
ンジスタＱ６のエミッタ面積の比金大きくしなければな
らない。
しかしながら、電流が１、も１弧Ｉａ’を減少させると
特に電力増幅部のトランジスタＱｌｏの、駆動′亀流が
充分に得られないといった問題がある。また、例えばａ
ａ １図の増幅器の電圧増幅部およびバイアス回路をＩ
Ｃ化するような場合大きなエミッタ面積を備えたトラン
ジスタを形成することが離しいといった問題がある。こ
のため、′電力増幅部の駆動１４ｔ、流が充分に得られ
て、なお且つ消費電力がきわめて少いコンプリメンタリ
増幅器を構成することが困難であった。
特に電力増幅部のトランジスタＱｌｏの、駆動′亀流が
充分に得られないといった問題がある。また、例えばａ
ａ １図の増幅器の電圧増幅部およびバイアス回路をＩ
Ｃ化するような場合大きなエミッタ面積を備えたトラン
ジスタを形成することが離しいといった問題がある。こ
のため、′電力増幅部の駆動１４ｔ、流が充分に得られ
て、なお且つ消費電力がきわめて少いコンプリメンタリ
増幅器を構成することが困難であった。
この発明は上記の点に鑑みてなされたもので、無信号時
の消費電力を少く抑制することができ、かつ電力増幅部
に対して充分な駆動電流を供給し得るようにして大きな
増幅能力を有する良好なコンプリメンタリ増幅器を提供
すること全目的とする。
の消費電力を少く抑制することができ、かつ電力増幅部
に対して充分な駆動電流を供給し得るようにして大きな
増幅能力を有する良好なコンプリメンタリ増幅器を提供
すること全目的とする。
この発明は、電圧増幅部と、少くとも一対のコンプリメ
ンタリ接続されるトランジスタ４有してなる電力増幅部
と、直列接続される定１７流源およびダイオードにより
ペース・ぐイアスが供給されるトランジスタを有してな
り、前記１１Ｌ圧増幅部の出力信号の極性に応じ該トラ
ンジスタをオンオフし前記コンプリメンタリ接続される
トランジスタを選択的に駆動するバイアス回路とを備え
、Ｂ級動作をなすコンプリメンタリ増幅器において、前
記電力増幅部の出力全検出し前記バイアス回路のトラン
ジスタがオンとなる状態で、該トランジスタに充分なペ
ース’ＩＩＩ： ｂｆｉ、全供給し前記電力増幅部のコ
ンプリメンタリ接続されるトランジスタを充分に駆動し
得るようにした差動増幅回路とを具備してなることを特
徴とするものである。
ンタリ接続されるトランジスタ４有してなる電力増幅部
と、直列接続される定１７流源およびダイオードにより
ペース・ぐイアスが供給されるトランジスタを有してな
り、前記１１Ｌ圧増幅部の出力信号の極性に応じ該トラ
ンジスタをオンオフし前記コンプリメンタリ接続される
トランジスタを選択的に駆動するバイアス回路とを備え
、Ｂ級動作をなすコンプリメンタリ増幅器において、前
記電力増幅部の出力全検出し前記バイアス回路のトラン
ジスタがオンとなる状態で、該トランジスタに充分なペ
ース’ＩＩＩ： ｂｆｉ、全供給し前記電力増幅部のコ
ンプリメンタリ接続されるトランジスタを充分に駆動し
得るようにした差動増幅回路とを具備してなることを特
徴とするものである。
〔発明の実施例〕
以下、図面を参照してこの発明の一実姉例につき詳細に
説明する。
説明する。
＠２図はこの発明によるコンプリメンタリ増幅器を示す
回路図である。但し、鷹２図中、第１図と同一部分には
同一符号を付しその説明を省略する。
回路図である。但し、鷹２図中、第１図と同一部分には
同一符号を付しその説明を省略する。
すなわち、前記バイアス回路ｋ 構成するトランジスタ
Ｑ６のペースにＵ、ＰＮＰ形のトランジスタＱ＋３のコ
レクタに接続されている。上記トランジスタＱ１ｇは、
ペースが前記抵抗Ｒ（ｌ Ｒ２の接続中点に接続され、
エミッタがＰＮＰ形のトランジスタＱ＋４のエミッタに
接続されると共に定電流源Ｉ４に介して度源されるもの
で、トランジスタＱ１４と差動増幅回路’（ｃ ４ｊ′
！成している。
Ｑ６のペースにＵ、ＰＮＰ形のトランジスタＱ＋３のコ
レクタに接続されている。上記トランジスタＱ１ｇは、
ペースが前記抵抗Ｒ（ｌ Ｒ２の接続中点に接続され、
エミッタがＰＮＰ形のトランジスタＱ＋４のエミッタに
接続されると共に定電流源Ｉ４に介して度源されるもの
で、トランジスタＱ１４と差動増幅回路’（ｃ ４ｊ′
！成している。
上記トランジスタＱ １ａｕ、コレクタが接地され、ペ
ースが前記トランジスタＱ１Ｇ１Ｑ１２の各コレクタお
よび抵抗Ｒ４の接続中点に接続されてｂる。
ースが前記トランジスタＱ１Ｇ１Ｑ１２の各コレクタお
よび抵抗Ｒ４の接続中点に接続されてｂる。
すなわち、以上のように４４９成されるコンプリメンタ
リ増幅器において、無信号時にではトランジスタＱ１３
．Ｑ１４による差動増幅回路は、平衡状態にあり定電流
源■４の′μ流をその符号で示スものとすれば、トラン
ジスタＱ１３１Ｑ１４の各コレクタ電流が工４／２とな
るものである。したがって直列接続されるダイオードＱ
７ 、Ｑｌｌには、定亀流源工２の電流をその符号で
示すとすれば、Ｉ２ ＋Ｉ４／２なる大きさの電６ｉＬ
が流れることになる。
リ増幅器において、無信号時にではトランジスタＱ１３
．Ｑ１４による差動増幅回路は、平衡状態にあり定電流
源■４の′μ流をその符号で示スものとすれば、トラン
ジスタＱ１３１Ｑ１４の各コレクタ電流が工４／２とな
るものである。したがって直列接続されるダイオードＱ
７ 、Ｑｌｌには、定亀流源工２の電流をその符号で
示すとすれば、Ｉ２ ＋Ｉ４／２なる大きさの電６ｉＬ
が流れることになる。
一方、入力端子ＩＮに負の半サイクルの信号が入力され
ると、出力端レベルが低下するので、トランジスタＱ１
４のペース電位がし、定電流源Ｉ４電流はトランジスタ
Ｑ１４を介して接地にＭすれること圧なる。このためト
ランジスタＱ５の出力信号（つまりｔｄ１圧増圧部幅部
力信号）は、そのまま′ｎＺ力増幅部のトランジスタＱ
１□に供給され該トランジスタＱ１２を駆動するもので
心る。
ると、出力端レベルが低下するので、トランジスタＱ１
４のペース電位がし、定電流源Ｉ４電流はトランジスタ
Ｑ１４を介して接地にＭすれること圧なる。このためト
ランジスタＱ５の出力信号（つまりｔｄ１圧増圧部幅部
力信号）は、そのまま′ｎＺ力増幅部のトランジスタＱ
１□に供給され該トランジスタＱ１２を駆動するもので
心る。
また、入力端子ＩＮに正の半サイクルの信号が入力され
ると、トランジスタＱ１４のベースカ上昇するので、該
トランジスタＱ１４がカットオフし始めトランジスタＱ
Ｉ３のコレクタ端流が増加する。このため、トランジス
タＱ１３がトランジスタＱ６のペースおよびダイオ−）
’ Ｑ ７のＪ、ｆｆ続中点のｔｋ位全全上昇せるので
、トランジスタＱ６はコレクタ電Ｍｅを増加さぜ、電力
増幅部のトランジスタＱｌｓに充分なバｉス動を区流ケ
供給することができる。そして、トランジスタＱ１３の
コレクタ電流は、定′、侘随ｄ’Ａ Ｉ ４によシ土限
が規制されるので、トランジスタＱ６全過剰にｊ駆動す
ることがなく、定１（を流源Ｉ３電流な可及的に小さく
設定することができる。したがって、当該するコンプリ
メンタリ増幅器の無（ｉ号時の消費電力を小さくするこ
とができきわめて良好でりる。
ると、トランジスタＱ１４のベースカ上昇するので、該
トランジスタＱ１４がカットオフし始めトランジスタＱ
Ｉ３のコレクタ端流が増加する。このため、トランジス
タＱ１３がトランジスタＱ６のペースおよびダイオ−）
’ Ｑ ７のＪ、ｆｆ続中点のｔｋ位全全上昇せるので
、トランジスタＱ６はコレクタ電Ｍｅを増加さぜ、電力
増幅部のトランジスタＱｌｓに充分なバｉス動を区流ケ
供給することができる。そして、トランジスタＱ１３の
コレクタ電流は、定′、侘随ｄ’Ａ Ｉ ４によシ土限
が規制されるので、トランジスタＱ６全過剰にｊ駆動す
ることがなく、定１（を流源Ｉ３電流な可及的に小さく
設定することができる。したがって、当該するコンプリ
メンタリ増幅器の無（ｉ号時の消費電力を小さくするこ
とができきわめて良好でりる。
この発明は、上記実施例のみに限定されるものではな（
例えば第３図おるいは第４図に示すように構成すること
ができる。但し第３図および第４図中、第２図と同一部
分には同一符号を（＝ｔ してその説明を省略するもの
とする。
例えば第３図おるいは第４図に示すように構成すること
ができる。但し第３図および第４図中、第２図と同一部
分には同一符号を（＝ｔ してその説明を省略するもの
とする。
すなわち、第３図の場合は、前記トランジスタＱ６のペ
ース金前記帰還回路をイナＹ成する抵抗Ｒ４，Ｒ５の接
続中点に接続［７たものでトランジスタＱ＋３１Ｑ１４
でなる差動増幅回路のオフセット成分を小さくしたもの
である。
ース金前記帰還回路をイナＹ成する抵抗Ｒ４，Ｒ５の接
続中点に接続［７たものでトランジスタＱ＋３１Ｑ１４
でなる差動増幅回路のオフセット成分を小さくしたもの
である。
また、第４図の場合は、前記トランジスタＱ１ｇのコレ
クタ電流をダイオードＱ８のカソード側および接地間に
介挿される抵抗Ｒ６に６ｉＵ Ｌ込むようにしたもので
ある。
クタ電流をダイオードＱ８のカソード側および接地間に
介挿される抵抗Ｒ６に６ｉＵ Ｌ込むようにしたもので
ある。
これら、＆（３図および第４図いずれの場合においても
、その作用は第２図の回路と同様であシ同様の効果を供
し得るものである。
、その作用は第２図の回路と同様であシ同様の効果を供
し得るものである。
その他、種々の変形や適用はこの発明の曹旨を逸脱しな
い範囲で可能であることは言う迄もない。
い範囲で可能であることは言う迄もない。
以上詳述したようにこの発明によれば、無信号時の消費
電力金少く抑制することができ、且つ電力増幅部に対し
て充分な、駆ｉｍ Ｉｉｙ流全供給し得るようにして大
きな増幅能力を有する良好なコンプリメンタリ増幅器を
提供することができる。
電力金少く抑制することができ、且つ電力増幅部に対し
て充分な、駆ｉｍ Ｉｉｙ流全供給し得るようにして大
きな増幅能力を有する良好なコンプリメンタリ増幅器を
提供することができる。
第１図は従来のコンプリメンタリ増１ｈｌＩｉ器の一例
を示す回路図、第２図はこの発明に係るコンイリメンタ
リ増幅器の一実施例を示す回路図、第３図および第４図
はそれぞれ他の実砲例を示す回路図である。 Ｑｒ 〜Ｑｓ ＋ Ｑｌｏ ＋ Ｑ１２〜Ｑｘ４−
トランゾスタ、１１〜■４・・・定電流源、Ｑｙ
Ｉ Ｑｓ、Ｑｇ １Ｑｌｔ・・・ダイオ−１９、Ｒ，〜
Ｒ６・・・抵抗、Ｃ・・・コンデンサ、ＬＤ・・・負荷
。
を示す回路図、第２図はこの発明に係るコンイリメンタ
リ増幅器の一実施例を示す回路図、第３図および第４図
はそれぞれ他の実砲例を示す回路図である。 Ｑｒ 〜Ｑｓ ＋ Ｑｌｏ ＋ Ｑ１２〜Ｑｘ４−
トランゾスタ、１１〜■４・・・定電流源、Ｑｙ
Ｉ Ｑｓ、Ｑｇ １Ｑｌｔ・・・ダイオ−１９、Ｒ，〜
Ｒ６・・・抵抗、Ｃ・・・コンデンサ、ＬＤ・・・負荷
。
Claims (1)
- 電圧増幅部と、少くとも一対のコンプリメンタリ接続さ
れるトランジスタを有してなる電力増幅部と、直列接続
される定電流源およびダイオードによりペースバイアス
が供給されるトランジスタを有してなシ、前記電圧増幅
部の出力信号の極性に応じ該トランジスタをオンオフし
前記コンプリメンタリ接続されるトランジスタを選択的
に駆動するバイアス回路とを備え、Ｂ級動作をなすコン
プリメンタリ増幅器において、前記電力増幅部の出力を
検出し前記バイアス回路のトランジスタがオンとなる状
態で、該トランジスタに充分なペース電流を供給し前記
電力増幅部のコンプリメンタリ接続されるトランジスタ
を充分に駆動し得るよう圧した差動増幅回路とを具備し
てなること全特徴とするコンプリメンタリ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19557482A JPS5986317A (ja) | 1982-11-08 | 1982-11-08 | コンプリメンタリ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19557482A JPS5986317A (ja) | 1982-11-08 | 1982-11-08 | コンプリメンタリ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986317A true JPS5986317A (ja) | 1984-05-18 |
Family
ID=16343388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19557482A Pending JPS5986317A (ja) | 1982-11-08 | 1982-11-08 | コンプリメンタリ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986317A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535267B2 (en) | 2004-01-13 | 2009-05-19 | Denso Corporation | Output circuit and operational amplifier |
-
1982
- 1982-11-08 JP JP19557482A patent/JPS5986317A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535267B2 (en) | 2004-01-13 | 2009-05-19 | Denso Corporation | Output circuit and operational amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5810008B2 (ja) | ブツシユブルゾウフクキ | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| US4723111A (en) | Amplifier arrangement | |
| JPS6212692B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| JPS5986317A (ja) | コンプリメンタリ増幅器 | |
| JPH0479171B2 (ja) | ||
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH08222968A (ja) | 増幅器 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JP3462579B2 (ja) | 増幅回路 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JPH0411042B2 (ja) | ||
| JPH0786895A (ja) | 出力回路 | |
| JPS6212693B2 (ja) | ||
| JPH0458202B2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| JPH036022Y2 (ja) | ||
| JPH08222971A (ja) | 演算増幅器 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH02200003A (ja) | 電力増幅回路 |