JPS5989032A - スイツチング素子の過電圧防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はスイッチング素子の過電圧防止回路、特にスイ
ッチング素子の両端に設けられたスイッチング素子の過
電圧防止回路に関するものである。

従来技術 直流電流を制御することにより負荷機器を制御するＤｏ
チョツノぞ装置が周知であり、第１図には、従来のＤＣ
チョツノξ装置が示されている。

第１図において、ＤＣチョッパ装置１０の入力端子１２
ａ、１２ｂには電源１４が接続され、ＤＣチョツノ々装
置１０の出力端子１６ａ、１６ｂには負荷機器としてモ
ータ１８が接続され、電源１４からモータ１８への電流
はＤＯチョッパ装置１０により制御されることとなる。

次に、Ｄｏテヨツパ装置１０の構成について詳細に説明
する。

ＤＣチョッパ装置１０には、電源１４からの電流を制御
するスイッチング素子として例えばトランジスタ２０が
設けられ、トランジスタ２ｏのコレクタ端子は出力端子
１６ｂを介してモータ１８に接続され、トランジスタ２
ｏのエミッタ端子は入力端子１２ｂを介して電源１４に
接続されている。該トランジスタ２ｏのペース端子には
ベースドライブ回路２２が接続され、ベースドライブ回
路２２からのペース電流によりトランジスタ２゜のスイ
ッチング動作が行われ、これにより、電源１４からの電
流が制御され【モータ１８が制御される。また、トラン
ジスタ２０のコレクタ・エミッタ間には逆電圧防止用ダ
イオード２４が接続され、該ダイオード２４により、ト
ランジスタ２゜に逆電圧が印加されることを防止するこ
とができる。更に、モータ１８の両端（出力端子１６ａ
１１６ｂ）には、フライホイールダイオード２６が接続
され、トランジスタ２０のオフ作動時に、核フライホイ
ールダイオード２６は、モータ１８に電流を流すように
作動する。なお、第１図において、２８．３０．３２は
配線インダクタンスを示す。

第２図には、第１図のＤｏチョッパ装置１ｏの作用を説
明するための電圧波形が示されており、横軸は時間を示
し、縦軸は、トランジスタ２ｏのペース電圧ＶＢＢ、エ
ミッタ骨コレクタ間電圧ＶｅＣを示している。

時刻ｔ１以前において、ベースドライブ回路２２からペ
ース電流が供給されずペース電圧ＶＢＢが０であるので
、トランジスタ２ｏはオフ状態にあり、エミッタ・コレ
クタ間電圧ＶｅＣは電源１４の電圧ＶＢと等しくなって
いる。

時刻１．において、ベースドライブ回路２２からトラン
ジスタ２ｏのペースにペース電流が供給されると、ペー
ス電圧ＶＩＩＢはＶ。ｎと等しくなり、トランジスタ２
０はオン作動し、エミッタ・コレクタ間電圧ＶｅＣはＯ
（実際には数ゼルト）となる。

時刻ｔ、において、ベースドライブ回路２２がらペース
電流の供給が停止すると、ペース電圧ＶＢＢは０となり
、トランジスタ２０はオフ作動し、エミッタ・コレクタ
間電圧ｖｅｃはＶｎとなる。

この時刻ｔ、において、トランジスタ２０がオフ作動し
た場合に、過電圧■、が発生するという問題があった。

この過電圧ｖｓは、配線インダクタタンス２８．３０．
３２等によるものであり、インダクタンスなＬ、トラン
ジスタ２０に流れる電て、モータ１８にはフライホイー
ルダイオード２６が並列に接続されており、該フライホ
イールダイオード２６により、モータ１８に対する過電
圧■。

の影養が除去されている。

この過電圧ｖｓにより、トランジスタ２０のエミッタ拳
コレクタ間電圧ＶｅＣはＶ、、＋Ｖ、となり、エミッタ
・コレクタ間電圧ＶｅＣがトランジスタ２０の耐圧を越
えた場合にはトランジスタ２０が破壊するという問題が
あった。そこで、従来、トランジスタ等のスイッチング
素子の両端に過電圧防止回路を設け、該過電圧防止回路
により過電圧■５を低下させ、これにより、スイッチン
グ素子の破壊を防止していた。

第３図には、従来の過電圧防止回路が示され、この過電
圧防止回路は第１図の回路と同様である。

第３図において、過電圧防止回路は、トランジスタ２ｏ
のエミッタ・コンフタ間に直列接続された抵抗３４及び
コンデンサ３６から成り、該抵抗３４、コンデンサ３６
により、過電圧ｖ５が吸収される。なお、抵抗３４の抵
抗値とコンデンサ３６の容量とは、エミッタ・コレクタ
間電圧ＶｅＣが振動することなく作動する値に設定され
ている。しかしながら、第３図の過電圧防止回路におい
て、過電圧■８を低下させるために、コンデンサ３６の
容量を大きくかつ抵抗３４の抵抗値を小さく設定した場
合には、エネルギ損失が増大するという問題があった。

すなわち、トランジスタ２０がオフ作動した場合には、
コンデンサ３６に過電圧ＶＢが充電され、トランジスタ
２０がオン作動した場合には、該コンデンサ３６に充電
された電荷が抵抗３４、トランジスタ２０、コンデンサ
３６０回路により放電され、このため、エネルギ損失が
増大するという、間題があった。

第４図には、従来の他の過電圧防止回路が示されている
。

第４図において、抵抗３４と並列にダイオード３８が接
続されており、トランジスタ２０がオフ作動した場合に
は、過電圧■、はダイオード３８を介してコンデンサ３
６に充電され、トランジスタ２０がオン作動した場合に
は、該コンデンサ３６に充電された電荷は抵抗３４を介
して放電される。

従って、抵抗３４の抵抗値を適当に設定することにより
、第３図の過電圧防止回路と比較してエネルギ損失を低
下させることができるが、依然として損失が発生すると
いう問題があった。

以上のように、従来の過電圧防止回路においては、エネ
ルギ損失が増大するという問題があった。

発明の目的 本発明は前記従来の課題に鑑み為されたものであり、そ
の目的は、エネルギ損失を増大することなく過電圧を低
下させ、スイッチング素子の破壊圧防止回路を提供する
ことにある。

発明の構成 前記目的を達成するために、本発明は、スイッチング素
子の両端に設けられたスイッチング素子の過電圧防止回
路において、スイッチング素子の両端には、直列接続さ
れた逆流防止用のダイオード及び過電圧吸収用のコンデ
ンサが設けられ、該コンデンサの両端は電源に接続され
、スイッチング素子に過電圧が印加された場合該過電圧
はダイオードを介してコンデンサに吸収され、過電圧が
消滅した後前記コンデンサに吸収された電荷は電源に還
元されることを特徴とする。

実施例 以下、図面に基づいて本発明の好適な実施例を説明する
。

第５図には、不発明の第１の原理説明図が示されている
。

第５図において、トランジスタ２０のエミッタ・コレク
タ間には、ダイオード４２及び補助電源４４が直列接続
されており、補助電源４４の電圧は電源１４の電圧ｖＢ
と等しく、かつ補助電源４４のインピーダンスは極めて
小さく設定されている。

そして、トランジスタ２０がオフ作動した場合には、過
電圧ｖ８はダイオ−）′４２を介して補助電源４４に吸
収されるので、トランジスタ２０にＶｎ以上の電圧が印
加されることがなく、トラン・ジスタ２０の破壊を防止
することができる。更に、過電圧■３の消滅後には、ダ
イオード４２が設けられているため、該補助電源４４に
吸収された電荷は放電することがなく、エネルギ損失を
防止することができる。

第６図には、本発明の第２の原理説明図が示されている
。

第６図においては、第５図の補助電源４４０代わりに、
コンデンサ４６が用いられており、コンデ、ンサ４６の
プラス側端子Ｂｃは電源１４のプラス側端子に接続され
、該コンデンサ４６は低インピーダンスとするために大
容量のものとなって〜・る。そして、トランジスタ２０
がオフ作動した場合には、第５図の原理説明図と同様の
作用により、過電圧ｖ５はコンデンサ４６に吸収され、
過電圧■５の消滅後、該コンデンサ４６に吸収された電
荷はプラス側端子Ｂｃを介して電源１４に還元される。

従って、過電圧Ｖ、のエネルギを電源１４に還元するこ
とができる。

第１実施例 第７図には、本発明の第１実施例による過電圧防止回路
がＤＣチョッパ装置に適用された状態力を示され、第６
図の原理がＤｏチヨツ、ｅ装置（第１図）に適用されて
いる。

本発明におい″′Ｃ％徴的なことは、スイッチング素子
の両端に、直列接続された逆流防止用のダイオード及び
過電圧吸収用のコンデンサが設げられ、該コンデンサの
両端が電源に接続されて−・ることであり、第１実施例
においては、トランジスタ、２０′のエミッターコレク
タ間には、逆流防止用のダイオーｒ４２及び過電圧吸収
用のコンデンサ４６が直列接続され、コンデンサ４６の
プラス側端子は入力端子１２ａを介して電源１４のプラ
ス側端子に接続されている。更に、コンデンサ４６のプ
ラス側端子と入力端子１２ａとの間九は、インダクタン
ス４８が設けられており、該インダクタンス４８により
、ダイオード４２を流れる電流とフライホイールダイオ
ード２６を流れる電流とを！１ｌｉｌ、Ｉ！することが
できる。また、トランジスタ２ｏのエミッタ・コレクタ
間に直列接続された抵抗３４及びコンデンサ３６は、エ
ミッタ拳コレクタ間電圧ＶｅＣが振動することを防止す
るためのものであり、抵抗３４及びコンデンサ３６を省
略することも可能である。

本発明の第１実施例は以上の描成から成り、以下その作
用を説明する。

まず、初期状態においては、電源１４の電流がインダク
タンス４８を介してコンデンサ４６に供給され、該コン
デンサ４６が充電されるので、コンデンサ４６の電圧は
電源１４の電圧■６と等１−（なっている。

次に、トランジスタ２ｏがオン作動した場合には、トラ
ンジスタ２０Ｖｃ過電圧Ｖ８が印加され、該過電圧Ｖ８
はメイオーＰ４２を介してコンデンサ４６に供給され該
コンデン−＋ｊ４６に吸収される。

その後、コンデンサ４６の電圧が電源１４の電圧■８よ
りも高くなった場合には、コンデンサ４６に吸収された
電荷はインダクタンス４８を介して電源１４に還元され
るので、コンデンサ４６の電圧は電源１４の電圧ｖＢと
等しくなる。従って、過電圧■５がコンデンサ４６に吸
収されるので、トランジスタ２ｏにはＶＢ以上の電圧が
印加されることはなく、更に、過電圧Ｖ８のエネルギは
消費されることなく電源１４に還元することができるの
で、エネルギの損失を生じることがない。

そして、コンデンサ４６に吸収された電荷は、ダイオー
ド４２の極性により放電されないので、損失を生じるこ
とがない。このため、コンデンサ４６の容量を充分大き
く設定し、更に、インピーダンスを低下させることが可
能である。

以上のように、本発明の第１実施例−によれば、コンデ
ンサ４６により過電圧■５を吸収することができるので
、トランジスタ２０にｖＢ以上の電圧が印加されること
がなく、トランジスタ２０の破壊を防止することができ
、更に、コンデンサ４６に吸収された電荷は電源１４に
還元されるので、エネルギ損失を生じることがない。

なお、第８図には時間とエミッタ・コレクタ間電圧との
関係が示されており、第８図（、）は第１図の従来回路
のグラフであり、第８図（ｂ）は第７図の第１実施例回
路のグラフである。ここで、−Ｅ−−夕１８の電流は４
００（Ａ）であり、第８図（ｂ）においてコンデンサ４
６は４０００μＦである。そして、第８図（ａ）と第８
図（ｂ）との比較から明らかなように、第１実施例忙よ
れば、過電圧Ｖ８が低下していることが理解される。

また、上記第７図において、コンデンサ４６から電源１
４への還元系には、インダクタンス４８が設けられてい
る。このインダクタンス４８は、前述したように、フラ
イホイールダイオード２６を流れる電流とダイオ−）４
４２を流れる電流とを調整するものである。

すなわち、トランジスタ２０がオフ作動のときに、モー
タ１８に流れる電流はダイオード２６を通り、トランジ
スタ２０の過電圧■８による電流はダイオ−Ｐ４２を通
るよ５にし、ダイオード２６に流れる電流がダイオ−Ｐ
４２の回路に流れて比較的小容量のダイオード４２が破
壊されるのを防止している。つまり、各ダイオ−Ｆ′２
６．４２に流れる電流は共に比較的高い周波数成分をも
っているため、インダクタンス４８によって互いに干渉
しないように区別される。なお、インダクタンス４８を
０とすることも可能であり、この場合には、コンデンサ
４６のプラス側端子を電源１４のプラス側端子に直接接
続する。

第２実施例 次に、第９図には、本発明の第２実施例による過電圧防
止回路がＤｏチョッパ装置に適用された状態が示されて
いる。

第２実施例においては、フライホイールダイオ−Ｆ″２
６を前記逆流防止用のダイオ−Ｆ′４２と共用したこと
であり、第２実施例によっても、第１実施例と同様の効
果を得ることができる。すなわち、トランジスタ２０が
オフ作動した場合に、過電圧■８はフライホイールダイ
オード２６を介してコンデンサ４６に供給され該コンデ
ンサ４６に吸収され、過電圧ｖｓが消滅した後、コンデ
ンサ４６に吸収された電荷は電源１４に還元されること
となる。

従って、第２実施例によっても、エネルギ損失を増大す
ることなく過電圧を低下させ、トランジスタ２０の破壊
を防止することができる。

なお、上記第１、第２実施例においては、スイッチング
素子としてトランジスタを用いたが、サイリスタあるい
はＧＴＯ（ゲートターンオフサイリスク）を用いること
も可能である。

また、上記第１、第２実施例においては、本発明の過電
圧防止回路をＤＣチョッパ装置に適用したが、本発明の
過電圧防止回路を他の装置、例えばインノ々−夕に適用
することも可能である。

発明の詳細 な説明したように、本発明によれば、スイッチング素子
に過電圧が印加された場合該過電圧はダイオードを介し
てコンデンサに吸収されるのでスイッチング素子の破壊
を防止することができ、過電圧が消滅した後前記コンデ
ンサに吸収された電荷は電源に還元されるので、エネル
ギ損失を生じることがない。従って、損失を増大するこ
となく過電圧を低下させ、スイッチング素子の破壊を防
止することが可能となる。また、過電圧吸収用のコンデ
ンサは損失に無関係であるからその容量を充分大きく設
定することができる。

【図面の簡単な説明】

第１図は従来のＤＣチョッパ装置の回路図、第２図は第
１図のＤＣチョッパ装置の作用説明用の電圧波形図、 第３図は従来の過電圧防止回路の回路図、第４図は従来
の他の過電圧防止回路の回路図、第５図は本発明の第１
の原理説明図、 第６図は本発明の第２の原理説明図、 第７図は本発明の第１実施例による過電圧防止回路がＤ
ｏチョッパ装置に適用された状態を示す回路図、 第８図は時間とエミッタ・コレクク間電圧との関係を示
すグラフ図、 第９図は本発明の第２実施例による過電圧防止回路がＤ
ｏチョッパ装置に適用された状態を示す回路図である。 １４・・・電源、 ２０・・・トランジスタ、 ２６・・・フライホイールダイオード、４２・・・ダイ
オード、 ４６・・・コンデンサ、 ４８・・・インダクタンス。 代理人　弁理士　　吉　１）研　二 （外１名） 第１図 第２図 第３図 第４図 第５図 第６図 第７図 ［− １［− −

Claims (1)

1. 【特許請求の範囲】 （１）　　スイッチング素子の両端に設けられたスイッ
   チング素子の過電圧防止回路において、スイッチング素
   子の両端には、直列接続された逆流防止用のダイオ−Ｐ
   及び過電圧吸収用のコンデンサが設けられ、該コンデン
   サの両端は電源に接続され、スイッチング素子に過電圧
   が印加された場合該過電圧はダイオードを介してコンデ
   ンサに吸収され、過電圧が消滅した後前記コンデンサに
   吸収された電荷は電源に還元されることを特徴とするス
   イッチング素子の過電圧防止回路。 （２、特許請求の範囲（１）記載の回路において、コン
   デンサから電源への還元系には、インダクタンスが設け
   られていることを特徴とするスイッチング素子の過電圧
   防止回路。 （３）特許請求の範囲（１）又は（２）記載の回路にお
   いて、スイッチング素子により制御される負荷機器には
   フライホイールダイオードが設けられ、フライホイール
   ダイオードを前記逆流防止用ダイオードと共用したこと
   を特徴とするスイッチング素子の過電圧防止回路。