JPS5990463A - テレビジヨン信号のフイ−ルド識別回路 - Google Patents
テレビジヨン信号のフイ−ルド識別回路Info
- Publication number
- JPS5990463A JPS5990463A JP57200885A JP20088582A JPS5990463A JP S5990463 A JPS5990463 A JP S5990463A JP 57200885 A JP57200885 A JP 57200885A JP 20088582 A JP20088582 A JP 20088582A JP S5990463 A JPS5990463 A JP S5990463A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronization signal
- signal
- vertical
- field identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号を記録又は再生する装置の同期信号
分離回路に関し、特に画面同期や編集の際に必要なフィ
ールドの偶数、奇数を品別する回路の改良に関するもの
である。
分離回路に関し、特に画面同期や編集の際に必要なフィ
ールドの偶数、奇数を品別する回路の改良に関するもの
である。
従来例の構成とその問題点
従来、フィールドの識別は、複合同期信号（以下Ｃ３ｙ
ｎ（と略す）より得られる。垂１１１同期信号（以下ｖ
ｓｙｎｃと略す）の前方又は後方にある等価パルスの数
や、水平同期信号ｃ以下Ｈ５ｙｎ ｃと略す）との時間
間隔が奇数・偶数のフィールドで異なることを利用して
いる。そのため （イ） 比較的高精度の単安定マルチバイブレータ（以
下モノマルチと略す）又は計算回路や比較回路等を必要
とし、回路構成が複雑になる。
ｎ（と略す）より得られる。垂１１１同期信号（以下ｖ
ｓｙｎｃと略す）の前方又は後方にある等価パルスの数
や、水平同期信号ｃ以下Ｈ５ｙｎ ｃと略す）との時間
間隔が奇数・偶数のフィールドで異なることを利用して
いる。そのため （イ） 比較的高精度の単安定マルチバイブレータ（以
下モノマルチと略す）又は計算回路や比較回路等を必要
とし、回路構成が複雑になる。
（ロ） ドロップアウト等のノイズの影響を受けやすい
。
。
（ハ） フィールド識別の専用回路となり、水平同期信
号の分離回路が別途必要となる。
号の分離回路が別途必要となる。
等の問題点がある。
次に、従来用いられている回路の一例を図を用いて説明
する。第１図はそのブロック図であり。
する。第１図はそのブロック図であり。
第２図はそのタイミング図である。（１）はｖｓｙｎｃ
分離回路であり、積分回路とシュミットトリガ回路等で
構成され、（イ）点に入力される。ｃｓｙｎｃよりｖ５
．。０を分離する。（２）は第１のモノマルチであり。
分離回路であり、積分回路とシュミットトリガ回路等で
構成され、（イ）点に入力される。ｃｓｙｎｃよりｖ５
．。０を分離する。（２）は第１のモノマルチであり。
前記ｖｓｙｎｃの前縁によりトリガされ、約５Ｈの幅の
パルスを出力する。このモノマルチ（２）の温度特性を
含む精度は最大±１／４ Ｈ以内で、調整の幅を考慮に
入れると、５％程度に納める必要がある。
パルスを出力する。このモノマルチ（２）の温度特性を
含む精度は最大±１／４ Ｈ以内で、調整の幅を考慮に
入れると、５％程度に納める必要がある。
（３）は第２のモノマルチで、モノマルチ（２）の立ち
下がりのエッヂによりトリガされ、約１／２Ｈ幅のパル
スを出力する。（４）は反転回路であり、入力Ｃ５ｙｎ
ｃの極性に応じて挿入され、その出力のＣ５ｙｎｃは前
記第２のモノマルチ（３）の出力とＡＮＩ） 石ｌ路（
５）に入力される。このＡＮＴ）回路（５）の両入力は
、第２図のタイミング図に示す如く、奇数フィールドと
、偶数フィールドでは１ケのＨｓｙｎｃを含むか含まな
いかの差があるため、奇数フィールドの時、出力（Ｅ）
点にパルスを発生する。
下がりのエッヂによりトリガされ、約１／２Ｈ幅のパル
スを出力する。（４）は反転回路であり、入力Ｃ５ｙｎ
ｃの極性に応じて挿入され、その出力のＣ５ｙｎｃは前
記第２のモノマルチ（３）の出力とＡＮＩ） 石ｌ路（
５）に入力される。このＡＮＴ）回路（５）の両入力は
、第２図のタイミング図に示す如く、奇数フィールドと
、偶数フィールドでは１ケのＨｓｙｎｃを含むか含まな
いかの差があるため、奇数フィールドの時、出力（Ｅ）
点にパルスを発生する。
第２図におけるＡｏ”□Ｅｏは、奇数フィールドの時。
Ａｅ”−Ｅｅは偶数フィールドの時の第１図の各Ａ−Ｅ
点の波形を示す。
点の波形を示す。
この場合は、第１のモノマルチ＋２１の精度と調整が難
しい点、及びＩ（ｓｙｎｃ分離回路が別途必要である点
、検出される出力がｖｓｙｎｃよりもかなり遅い点、ノ
イズに弱い点等の問題がある。
しい点、及びＩ（ｓｙｎｃ分離回路が別途必要である点
、検出される出力がｖｓｙｎｃよりもかなり遅い点、ノ
イズに弱い点等の問題がある。
他にカウンタを用いた方式として、特公昭５２−１８４
７号、５７−２８２８４号等あるが、いずれも前記の問
題の内のいくつかの問題点がある。
７号、５７−２８２８４号等あるが、いずれも前記の問
題の内のいくつかの問題点がある。
発明の目的
本発明は、前記の点に鑑み１回路構成を簡単にし、同時
に１（Ｓ７ｎＣ＊ ｖｓｙｎｃを柳川することのできる
フィールド識別回路を提供することを目的とするもので
ある。
に１（Ｓ７ｎＣ＊ ｖｓｙｎｃを柳川することのできる
フィールド識別回路を提供することを目的とするもので
ある。
発明の構成
本発明はｖｓｙｎｃとｎ５ｙｎｃの位相が、奇数フィー
ルドと偶数フィールドで１／２Ｈの差があることに着目
し、入力される複合同期信号によりトリガされ、前記複
合同期信号より等化パルスを除去して。
ルドと偶数フィールドで１／２Ｈの差があることに着目
し、入力される複合同期信号によりトリガされ、前記複
合同期信号より等化パルスを除去して。
水平同期信号を分離する遅延回路と、前記複合同期信号
を適当な時定数回路を通した後、波形整形して垂直同期
信号を分離する垂直同期信号分離回路と、ｌＷ記複合同
期信号と遅延回路で分離さｒした水平同期信号との論理
和をとる第１のゲート回路と、該第１のゲート回路出力
と、前記垂直同期信号分離回路で分離された垂直同期信
号との論理和をとる第２のゲート回路とを有し、該第２
のゲート回路出力より複合同期信号のフィールド識別パ
ルスを得るように構成したものであり、これによりフィ
ールド識別を行うため検出の遅れ時間が少なく、調整も
ほとんど不必要となっている。又、位相の差を検出する
に際し＊ Ｈｓｙｎｃ 、 Ｖｓｙｎｃを使用している
ため、簡単なフィールド識別回路の構成でありながら同
時にＨ８ｙｎＣ＋ ”５ｙｎＣをも出方することができ
る利点も有する。
を適当な時定数回路を通した後、波形整形して垂直同期
信号を分離する垂直同期信号分離回路と、ｌＷ記複合同
期信号と遅延回路で分離さｒした水平同期信号との論理
和をとる第１のゲート回路と、該第１のゲート回路出力
と、前記垂直同期信号分離回路で分離された垂直同期信
号との論理和をとる第２のゲート回路とを有し、該第２
のゲート回路出力より複合同期信号のフィールド識別パ
ルスを得るように構成したものであり、これによりフィ
ールド識別を行うため検出の遅れ時間が少なく、調整も
ほとんど不必要となっている。又、位相の差を検出する
に際し＊ Ｈｓｙｎｃ 、 Ｖｓｙｎｃを使用している
ため、簡単なフィールド識別回路の構成でありながら同
時にＨ８ｙｎＣ＋ ”５ｙｎＣをも出方することができ
る利点も有する。
実施例の説明
以下本発明の一実施例を図面に基づいて説明する。第８
図は本発明の基本構成を示すブロック図であり、第４図
はそのタイミング図である。（６）はモノマルチであり
、 （Ｇ）点に入力されるｃｓｙｎｃによりトリガされ
Ｉ ｃｓｙｎｃ中の等価パルスを抜き取り。
図は本発明の基本構成を示すブロック図であり、第４図
はそのタイミング図である。（６）はモノマルチであり
、 （Ｇ）点に入力されるｃｓｙｎｃによりトリガされ
Ｉ ｃｓｙｎｃ中の等価パルスを抜き取り。
Ｉ（ｓｙｎｃ分離を行うために１１の遅延動作をする。
このモノマルチ（６）の時定数τ１は０．５）１−０．
９Ｈと設計及び調整上十分な余裕がある。（７）はｖ８
．。Ｃ分離回路であり１本実施例では積分回路とシュミ
ットトリガ回路で構成されている。この積分回路の時定
数τ２も０．５１Ｔ〜０．９Ｈと十分余裕のある設計値
が取れる。
９Ｈと設計及び調整上十分な余裕がある。（７）はｖ８
．。Ｃ分離回路であり１本実施例では積分回路とシュミ
ットトリガ回路で構成されている。この積分回路の時定
数τ２も０．５１Ｔ〜０．９Ｈと十分余裕のある設計値
が取れる。
（８）は第１のＯＲ回路であり、前記入力Ｃ８，。。と
分離されたＨ５．。。との論理和を取る。（９）は第２
のＯＲ回路でて）す、ＯＲ回路（８）の出力とＶ５．□
。との論理和を取り、偶数フィールドならば第４図のＫ
ｅで示されろフィールド識別パルスを得ることができる
。
分離されたＨ５．。。との論理和を取る。（９）は第２
のＯＲ回路でて）す、ＯＲ回路（８）の出力とＶ５．□
。との論理和を取り、偶数フィールドならば第４図のＫ
ｅで示されろフィールド識別パルスを得ることができる
。
第３図で、 ＯＲ回路で示されたデー１−回路はパルス
の極性等必要に応じてＮＡＮＤ 、 ＮＯＲ、ＡＮＩ）
回路や、その合成によっても実エリ、できる。ヌｒ
価パルスを抜ぎ取るために用いたモノマルチ（６１Ｌｔ
必９ ニ応じて発振器とカウンタ、ゲートの組み合わ
せた遅延回路でも実現できる。
の極性等必要に応じてＮＡＮＤ 、 ＮＯＲ、ＡＮＩ）
回路や、その合成によっても実エリ、できる。ヌｒ
価パルスを抜ぎ取るために用いたモノマルチ（６１Ｌｔ
必９ ニ応じて発振器とカウンタ、ゲートの組み合わ
せた遅延回路でも実現できる。
次に１本発明の他の実施例を第５図のブロック図と、第
６図のタイミング図を用いて説明する。
６図のタイミング図を用いて説明する。
第５図および第６図中、第３Ｎおよび第４図と同じ符号
で示される構成要素およびパルスは動作およびタイミン
グが同じであるため説明を痛く。（＋１は積分回路（又
はモノマルチ）であり、モノマルチ（６）の立ち上がり
時間の遅れを補償するために挿入され、小さい時定数を
持つよう構成された抵抗とコンデンサの積分回路で充分
目的は達成される。
で示される構成要素およびパルスは動作およびタイミン
グが同じであるため説明を痛く。（＋１は積分回路（又
はモノマルチ）であり、モノマルチ（６）の立ち上がり
時間の遅れを補償するために挿入され、小さい時定数を
持つよう構成された抵抗とコンデンサの積分回路で充分
目的は達成される。
回はモノマルチでめり１ ｖｓｙｎｃ分前回路（７）に
よって分離されたｖｓｙｎｃにノイズが重畳した場合で
も、フィールド検出が正常な動作に保たれるよう挿入さ
れている。０４はフリップフロップであり、モノマルチ
Ｏｖ出力のｖｓｙｎｃパルスを１／２分周すると共にＯ
Ｒ回路（０）出力のフィールド識別パルスにより常時リ
セットされるよう構成されており、そのｔこめ、その出
ノＥ Ｍ Ｉｆ Ｖｓｙｎｃに完全に１１期し、その極
性はフィールドの奇数、偶数を示すものとなる。
よって分離されたｖｓｙｎｃにノイズが重畳した場合で
も、フィールド検出が正常な動作に保たれるよう挿入さ
れている。０４はフリップフロップであり、モノマルチ
Ｏｖ出力のｖｓｙｎｃパルスを１／２分周すると共にＯ
Ｒ回路（０）出力のフィールド識別パルスにより常時リ
セットされるよう構成されており、そのｔこめ、その出
ノＥ Ｍ Ｉｆ Ｖｓｙｎｃに完全に１１期し、その極
性はフィールドの奇数、偶数を示すものとなる。
発明の効果
以上１本発明はｖｓｙｎｃとＨｓｙｎｃの位相差に着目
して、フィールド識別パルスを得るため、従来用いられ
ているＶｓｙｎｃおよびＨｓｙｎｃの分離回路の遅れ時
間を適切な値とし、 ＯＲ回路等のゲートを追加するだ
けで、簡単にフィールド識別パルスを得ることができる
ものである。
して、フィールド識別パルスを得るため、従来用いられ
ているＶｓｙｎｃおよびＨｓｙｎｃの分離回路の遅れ時
間を適切な値とし、 ＯＲ回路等のゲートを追加するだ
けで、簡単にフィールド識別パルスを得ることができる
ものである。
このことにより、記録媒体を回転駆動させるモータの制
御信号として用いられるｖｓｙｎｃ″Ｈｓｙｎｃを得る
と同時に１画面同期や編集等で必鼎なフィールド識別パ
ルスも得られ、又、フィールド識別パルスとＩ（ｓｙｎ
ｃを用いればｌ ｎ５ｙｎｃの絶対番地が簡単に得られ
る１こめ、ビデオディスク等のアドレス検出や映像信号
のＶＩＴやＶＴＲ信号による１測にも便利に利用できる
ものである。
御信号として用いられるｖｓｙｎｃ″Ｈｓｙｎｃを得る
と同時に１画面同期や編集等で必鼎なフィールド識別パ
ルスも得られ、又、フィールド識別パルスとＩ（ｓｙｎ
ｃを用いればｌ ｎ５ｙｎｃの絶対番地が簡単に得られ
る１こめ、ビデオディスク等のアドレス検出や映像信号
のＶＩＴやＶＴＲ信号による１測にも便利に利用できる
ものである。
第１図はフィールド識別回路の従来例を示すブロック図
、第２図は第１回合点のタイミング図。 第８肉は本発明によるフィールド識別回路の基本構成図
、第４図は第８図の各点のタイミング図。 第５図は本発明の他の実施例を示す構成図、第６図は第
５図のタイミング図である。 （６）・・・モノマルチ（遅延回路） 、 （７）・・
・ｖｓｙｎｃ分離回路、 ｆ８Ｈ９）・・・ＯＲ回路、
００・・・積分回路１回・・・モノマルチ、Ｑ４・・
・フリップフロップ 代理人 森本義弘 第１図 第２図 （ａ）＠軟フィー７１Ｆ’ （ｂ）楓哲１４−ルド′ Ｅｅ □ 第３図 第４図 Ｋ。 ｅ 第５図 ｎ 第５図 Ｍ ｅｖｅｎ
、第２図は第１回合点のタイミング図。 第８肉は本発明によるフィールド識別回路の基本構成図
、第４図は第８図の各点のタイミング図。 第５図は本発明の他の実施例を示す構成図、第６図は第
５図のタイミング図である。 （６）・・・モノマルチ（遅延回路） 、 （７）・・
・ｖｓｙｎｃ分離回路、 ｆ８Ｈ９）・・・ＯＲ回路、
００・・・積分回路１回・・・モノマルチ、Ｑ４・・
・フリップフロップ 代理人 森本義弘 第１図 第２図 （ａ）＠軟フィー７１Ｆ’ （ｂ）楓哲１４−ルド′ Ｅｅ □ 第３図 第４図 Ｋ。 ｅ 第５図 ｎ 第５図 Ｍ ｅｖｅｎ
Claims (1)
- 【特許請求の範囲】 １、 ＴＶ信号の復号同期信号より水平同期信号、垂
直同期信号を分離する回路において、入力される複合同
期信号によりトリガされ、前記複合同期信号より等化パ
ルスを除去して水平同期信号を分離する遅延回路と、前
記複合同期信号を適当な時定数回路を通した後、波形整
形して垂直同期信号を分離する垂直同期信号分離回路と
、前記複合同期信号と遅延回路で分離された水平同期信
号との論理和をとる第１のゲート回路と、該第１のゲー
ト回路出力と前記垂直同期信号分離回路で分離された垂
直同期信号との論理和をとる第２のゲート回路とを有し
、該第２のゲート回路出力より複合同期信号のフィール
ド識別パルスを得るようにしたことを特徴とするテレビ
ジョン信号のフィールド識別回路。 ２、複合同期信号と水平同期信号との論理和をとるに際
し、遅延回路の遅れ時間を補償するために、前記複合同
期信号を僅かに遅らせる回路に通した後、第１のゲート
回路の入力とすることを特徴とする特許請求の範囲第１
項記載のテレビジョン信号のフィールド識別回路。 ８、 フィールド識別パルスは１分離された垂１１同期
信号を１７２分周するフリップフロップ回路をリセット
することにより、フィールドの偶数、奇数に同期した前
期垂直１ｎｌ ＩＬＡ信号の１／２周期の信号に変られ
ることを特徴とする特許請求の範囲第１項記載のテレビ
ジョン信号のフィールド識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57200885A JPS5990463A (ja) | 1982-11-15 | 1982-11-15 | テレビジヨン信号のフイ−ルド識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57200885A JPS5990463A (ja) | 1982-11-15 | 1982-11-15 | テレビジヨン信号のフイ−ルド識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5990463A true JPS5990463A (ja) | 1984-05-24 |
| JPH0234510B2 JPH0234510B2 (ja) | 1990-08-03 |
Family
ID=16431857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57200885A Granted JPS5990463A (ja) | 1982-11-15 | 1982-11-15 | テレビジヨン信号のフイ−ルド識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990463A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107269U (ja) * | 1984-12-19 | 1986-07-08 | ||
| JPS63158058U (ja) * | 1987-04-02 | 1988-10-17 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737977A (en) * | 1980-08-14 | 1982-03-02 | Matsushita Electric Ind Co Ltd | Field discriminating equipment |
-
1982
- 1982-11-15 JP JP57200885A patent/JPS5990463A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737977A (en) * | 1980-08-14 | 1982-03-02 | Matsushita Electric Ind Co Ltd | Field discriminating equipment |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107269U (ja) * | 1984-12-19 | 1986-07-08 | ||
| JPS63158058U (ja) * | 1987-04-02 | 1988-10-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0234510B2 (ja) | 1990-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6053940B2 (ja) | フレ−ムシンクロナイザにおける書き込み禁止制御回路 | |
| US4238770A (en) | Vertical synchronizing signal detector circuit | |
| JPS58121871A (ja) | 水平同期信号分離装置 | |
| JPS5990463A (ja) | テレビジヨン信号のフイ−ルド識別回路 | |
| JPH05130568A (ja) | ビデオ信号処理装置 | |
| JPH07162808A (ja) | 映像信号処理装置及び映像信号処理方法及び映像信号記録・再生装置 | |
| JPS5951663A (ja) | 画像表示装置におけるフイ−ルド偏向制御信号の発生方法及びこの方法を実行するためのデイジタル回路並びに画像表示装置 | |
| JPS6244470B2 (ja) | ||
| JPH0134512B2 (ja) | ||
| JPH0413375A (ja) | 同期分離回路 | |
| JPS59162658A (ja) | 回転ヘツド型磁気録画再生装置 | |
| JPS5833365A (ja) | フレ−ム同期信号検出回路 | |
| JPS63224565A (ja) | 磁気記録再生装置 | |
| JP2532623B2 (ja) | パイロットバ―ストゲ―トパルス発生装置 | |
| JPS6052620B2 (ja) | 水平同期信号発生装置 | |
| JPH01155776A (ja) | 同期信号抽出回路 | |
| JPS5921113B2 (ja) | 映像信号の記録装置 | |
| JPH0452036B2 (ja) | ||
| JPH0127635B2 (ja) | ||
| JPS6087573A (ja) | フイ−ルド判別回路 | |
| JPH0492574A (ja) | 水平同期信号分離回路 | |
| JPS6180983A (ja) | デジタル画像メモリ装置 | |
| JPH0779485B2 (ja) | ビデオディスクの特殊再生検出回路 | |
| JPH05115020A (ja) | ビデオ信号直流成分再生回路 | |
| JPS6038067B2 (ja) | 垂直同期回路 |