JPS5990924A - 液相エピタキシヤル成長装置 - Google Patents
液相エピタキシヤル成長装置Info
- Publication number
- JPS5990924A JPS5990924A JP57202636A JP20263682A JPS5990924A JP S5990924 A JPS5990924 A JP S5990924A JP 57202636 A JP57202636 A JP 57202636A JP 20263682 A JP20263682 A JP 20263682A JP S5990924 A JPS5990924 A JP S5990924A
- Authority
- JP
- Japan
- Prior art keywords
- melt
- recess
- slid
- semiconductor substrate
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/263—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using melted materials
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は安定に多層の成長層を得る事の出来る液相工じ
タ士シャル成長装置に関する。
タ士シャル成長装置に関する。
従来複数回の工じり士シャル成長を連続して行ない多層
の成長層を得るには、第１図に示すように半導体基板（
１１９）を収納する四部（１ｏ９）を有した基台（１０
８）上に、摺動自在に複数の融液（１１２）（１１２）
（１１２）を入れる通孔（１０２）（１０２）（１０２
）を有した融液溜（１０１）を載置した装置を用いてい
た。ところがこの方法では融液（１１２）（１１２）（
１１２）の−ト部でエヒタ士シャルするために不純物Ｍ
四組成りがＩＪらつく事が多く、このため１度つくった
融液でのジ数層の成長が困難である。また凹部（１０９
）が融液側即ち上向きに設けであるので、成長終了後半
導体基板（１１９）と融液残液との切れが悪く成長面が
荒れやすい。
の成長層を得るには、第１図に示すように半導体基板（
１１９）を収納する四部（１ｏ９）を有した基台（１０
８）上に、摺動自在に複数の融液（１１２）（１１２）
（１１２）を入れる通孔（１０２）（１０２）（１０２
）を有した融液溜（１０１）を載置した装置を用いてい
た。ところがこの方法では融液（１１２）（１１２）（
１１２）の−ト部でエヒタ士シャルするために不純物Ｍ
四組成りがＩＪらつく事が多く、このため１度つくった
融液でのジ数層の成長が困難である。また凹部（１０９
）が融液側即ち上向きに設けであるので、成長終了後半
導体基板（１１９）と融液残液との切れが悪く成長面が
荒れやすい。
本発明は上述の点を考慮してなされたもので、以下本発
明を実施例に基づいて詳細に説明する。
明を実施例に基づいて詳細に説明する。
第２図は不発明の実施例の液相エピタ士シャル装置の構
成部品斜視図で、第６図はそれをセットした状態の斜視
図である。但しいずれも蓋体を省略しである。図におい
て（１）は、ｔタリされた複数の融液＃ １２＋ ＋２
１ ＋２１と、その融液溜（２１１２１＋２１に逓通し
上面が開口した浅い液室Ｔ３１ （３１（３１とを有し
た断面り字状の液箱で、融液溜＋２１１２１ ＋２）と
液室（３＋ １３）（３）の隔壁（５）にはおのおの連
通孔１４１１４１ ＋４１が設けである。（６１は融液
溜＋２１１２１ ＋２１と液室（３１１３１１３１との
連通状態を制御するしきり仮−〇、連通穴（４１＋４１
１４１仁対応可能な位島”に制御孔（７）が設り°てあ
り、隔壁（５）に沿って摺動自在に取り付けられる。（
８）は底面（８１に半導体基板（ウエハ）を収納できる
凹部（９）を自し、液室ｆ３１ ＋３１ ｆｉ＋の開口
した上面に、摺動用能に配置されたスライド板である。
成部品斜視図で、第６図はそれをセットした状態の斜視
図である。但しいずれも蓋体を省略しである。図におい
て（１）は、ｔタリされた複数の融液＃ １２＋ ＋２
１ ＋２１と、その融液溜（２１１２１＋２１に逓通し
上面が開口した浅い液室Ｔ３１ （３１（３１とを有し
た断面り字状の液箱で、融液溜＋２１１２１ ＋２）と
液室（３＋ １３）（３）の隔壁（５）にはおのおの連
通孔１４１１４１ ＋４１が設けである。（６１は融液
溜＋２１１２１ ＋２１と液室（３１１３１１３１との
連通状態を制御するしきり仮−〇、連通穴（４１＋４１
１４１仁対応可能な位島”に制御孔（７）が設り°てあ
り、隔壁（５）に沿って摺動自在に取り付けられる。（
８）は底面（８１に半導体基板（ウエハ）を収納できる
凹部（９）を自し、液室ｆ３１ ＋３１ ｆｉ＋の開口
した上面に、摺動用能に配置されたスライド板である。
上述の４＃１造の液相エヒタ＋シｒル装置を用いたエヒ
タ士シセルカ法について第４図を用いて説明する。同図
においてＵα［１１は蓋体である。まず第４図（ａ）に
示すように融液溜Ｔ２＋＋２１＋２１に所定の不純物濃
度の融液（１２１（１２１（１２１を入れ、また四部（
９）に半導体基板ｕ９を貼着し炉の中で所定の温度まで
昇温し、しばらく保持する。この時制御孔（７）はいず
れの連通孔＋４１１４１１４１とも一致せず、また凹部
（９）は（第１のン液室（３）の貞−ヒに位置させてお
く。次にしさり板（６）を摺動させて、制御孔（７）と
（第１のン液室（３）の連通孔（４）を一致させると、
（第１の）融液（ツか（第１の）液室（３）に流入する
。（同図（ＦＪＩ参照）この時液室の容積と比べＬｉ！
Ｉｆ液０１の層は充分多い上に、従来と異なり融液が動
くので、融液（１２＋の組成は、融液内で偏よる弔なく
液室（３）に流れ込与、半導体基板（１！Ｉの表面に接
触する。そして再びしきり板（６）を摺動させたのち、
温度を所定の割合で降下させて（第１の）工じタ士シＰ
ル成長をさせる。その成長終了後にスライド板（８）￥
摺動させて、第４図（ｃ）に示すように凹部（９）が次
の（第２の）液室（３）に位置するようにする。この時
半導体基板四のエビタ士シセル成長面は下を向いている
ので融液の切れはよい。
タ士シセルカ法について第４図を用いて説明する。同図
においてＵα［１１は蓋体である。まず第４図（ａ）に
示すように融液溜Ｔ２＋＋２１＋２１に所定の不純物濃
度の融液（１２１（１２１（１２１を入れ、また四部（
９）に半導体基板ｕ９を貼着し炉の中で所定の温度まで
昇温し、しばらく保持する。この時制御孔（７）はいず
れの連通孔＋４１１４１１４１とも一致せず、また凹部
（９）は（第１のン液室（３）の貞−ヒに位置させてお
く。次にしさり板（６）を摺動させて、制御孔（７）と
（第１のン液室（３）の連通孔（４）を一致させると、
（第１の）融液（ツか（第１の）液室（３）に流入する
。（同図（ＦＪＩ参照）この時液室の容積と比べＬｉ！
Ｉｆ液０１の層は充分多い上に、従来と異なり融液が動
くので、融液（１２＋の組成は、融液内で偏よる弔なく
液室（３）に流れ込与、半導体基板（１！Ｉの表面に接
触する。そして再びしきり板（６）を摺動させたのち、
温度を所定の割合で降下させて（第１の）工じタ士シＰ
ル成長をさせる。その成長終了後にスライド板（８）￥
摺動させて、第４図（ｃ）に示すように凹部（９）が次
の（第２の）液室（３）に位置するようにする。この時
半導体基板四のエビタ士シセル成長面は下を向いている
ので融液の切れはよい。
このようにして液室ｆ３１ Ｆ３）（３１の数だけエヒ
タ士シセル成長をくり返し、それが終了したら工ｒり士
シＰル成長工程が全て終了した事になるが、この間半導
体基板ｕ１が外気に触れる事はない。このようにして工
程がおわると、帰休ｆ１０１（ＩＱＩをしたまま液相（
１）を９０度回転させ、融液溜ｆ２１ ［２１＋２１を
下に液室（３１Ｆ３１ ＋３１ Ｙ上にする。その後し
きり板（６）を成長時と逆方向に摺動させると、液室（
３１＋３１ Ｆ３１の中の融液は順次融液溜ｆ２１ （
２１Ｆ２１に戻る。その後液相（１）をもとの姿勢にも
どし、蓋体α０１（１Ｇをはずして融液中の揮発成分の
補充を行ない、半導体基板をとりかえるとそのまま次の
工じタ十シセル成長が行なえる。
タ士シセル成長をくり返し、それが終了したら工ｒり士
シＰル成長工程が全て終了した事になるが、この間半導
体基板ｕ１が外気に触れる事はない。このようにして工
程がおわると、帰休ｆ１０１（ＩＱＩをしたまま液相（
１）を９０度回転させ、融液溜ｆ２１ ［２１＋２１を
下に液室（３１Ｆ３１ ＋３１ Ｙ上にする。その後し
きり板（６）を成長時と逆方向に摺動させると、液室（
３１＋３１ Ｆ３１の中の融液は順次融液溜ｆ２１ （
２１Ｆ２１に戻る。その後液相（１）をもとの姿勢にも
どし、蓋体α０１（１Ｇをはずして融液中の揮発成分の
補充を行ない、半導体基板をとりかえるとそのまま次の
工じタ十シセル成長が行なえる。
以上の如く本発明は、整列された複数の融液溜と、その
融液溜に連通した浅い液室と、底面に半導体基板を収納
できる凹部を有し摺動可能に液室の上に配置されたスラ
イド板と、融液溜と液室との連通状態な制商１するしき
り板とを具備した液相工じタ士シセル成長装置である〃
為ら、安定に多層の成長層を得る串ができる。
融液溜に連通した浅い液室と、底面に半導体基板を収納
できる凹部を有し摺動可能に液室の上に配置されたスラ
イド板と、融液溜と液室との連通状態な制商１するしき
り板とを具備した液相工じタ士シセル成長装置である〃
為ら、安定に多層の成長層を得る串ができる。
第１図は従来のエヒタ士シャル装置の断面図、第２図は
本発明の実施例の液相工じり十シセル装置の構成部品斜
視図で、第６図はそれをセットした状態の斜視図で、第
４図（ａ）（ｂ）（０）は本発明実施例の液相エピタ士
シャル装置を用いたエピタ＋シセル工程を説明する断面
図である。 （υ・・・液相、（２バ２１ ＋２１・・・融液溜、（
３１＋３１ （３１・・・液室、（４）（４１＋４１・
・・連通孔、（５；・・・隔壁、（６）川しきり板、（
７）・・・制御孔、（８）・・・スライド板、歯・・・
（スライド板のン底面、（９） ・ｔ！！１部、（ＩＩ
（ＩＩ・蓋体、ｔｔａｔｔ′３ｔｔ２１・ｍ液、Ｑ！
１−・・半導体基板、。
本発明の実施例の液相工じり十シセル装置の構成部品斜
視図で、第６図はそれをセットした状態の斜視図で、第
４図（ａ）（ｂ）（０）は本発明実施例の液相エピタ士
シャル装置を用いたエピタ＋シセル工程を説明する断面
図である。 （υ・・・液相、（２バ２１ ＋２１・・・融液溜、（
３１＋３１ （３１・・・液室、（４）（４１＋４１・
・・連通孔、（５；・・・隔壁、（６）川しきり板、（
７）・・・制御孔、（８）・・・スライド板、歯・・・
（スライド板のン底面、（９） ・ｔ！！１部、（ＩＩ
（ＩＩ・蓋体、ｔｔａｔｔ′３ｔｔ２１・ｍ液、Ｑ！
１−・・半導体基板、。
Claims (1)
- ｔｘｔ 整列された複数の融液溜と、その融液溜に連
通した浅い液室と、底面に半導体基板を収納できる凹部
を有し摺動ｉ”ｌ能に液室の上に配置されたスライド板
と、融液溜と液室との連通状態を制御するしきり板とを
具備した事を特徴とする液相工じタ士シトル成長装置、
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202636A JPS5990924A (ja) | 1982-11-17 | 1982-11-17 | 液相エピタキシヤル成長装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202636A JPS5990924A (ja) | 1982-11-17 | 1982-11-17 | 液相エピタキシヤル成長装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5990924A true JPS5990924A (ja) | 1984-05-25 |
Family
ID=16460615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202636A Pending JPS5990924A (ja) | 1982-11-17 | 1982-11-17 | 液相エピタキシヤル成長装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990924A (ja) |
-
1982
- 1982-11-17 JP JP57202636A patent/JPS5990924A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7968937B2 (en) | Vertical transistor and array with vertical transistors | |
| CA1148111A (en) | Arrangement and method for selective electrochemical etching | |
| DE3166545D1 (en) | Method of manufacturing of a semiconductor device having an inset grid accessible from the surface | |
| US3793712A (en) | Method of forming circuit components within a substrate | |
| JP3103718B2 (ja) | 太陽電池用半導体接合の形成装置 | |
| US3740276A (en) | Multi-component semiconductor network and method for making same | |
| US3829889A (en) | Semiconductor structure | |
| KR900005574A (ko) | 보호층내에 배선을 매설한 반도체 직접회로의 제조방법 | |
| JPS6450439A (en) | Manufacture of semiconductor device | |
| US4427464A (en) | Liquid phase epitaxy | |
| EP0155698A3 (en) | A method for manufacturing a semiconductor integrated circuit device provided with an improved isolation structure | |
| US4390379A (en) | Elimination of edge growth in liquid phase epitaxy | |
| JPS5937855B2 (ja) | 液相エピタキシヤル成長装置 | |
| JPS621258Y2 (ja) | ||
| JPH08259384A (ja) | 閉管式エピタキシャル成長装置 | |
| JPS6018914A (ja) | 液相成長装置 | |
| GB2074469A (en) | Boat for use in a liquid phase epitaxy growth apparatus | |
| JPS62130517A (ja) | 液相エピタキシヤル成長装置 | |
| JPS5919916B2 (ja) | 液相エピタキシヤル成長法 | |
| JPS58119633A (ja) | 半導体結晶の製造方法及びその装置 | |
| JPS63131513A (ja) | 液相結晶成長方法及び装置 | |
| JPS62219918A (ja) | 液相エピタキシヤル成長装置 | |
| JPH01122992A (ja) | 液相エピタキシャル成長装置 | |
| JPH0369587A (ja) | 液相エピタキシャル成長装置 | |
| JPS5764925A (en) | Manufacture of semiconductor device |