JPS5990946A - 半導体構造及び製造方法 - Google Patents
半導体構造及び製造方法Info
- Publication number
- JPS5990946A JPS5990946A JP58195131A JP19513183A JPS5990946A JP S5990946 A JPS5990946 A JP S5990946A JP 58195131 A JP58195131 A JP 58195131A JP 19513183 A JP19513183 A JP 19513183A JP S5990946 A JPS5990946 A JP S5990946A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- diode
- mesa
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/926—Elongated lead extending axially through another elongated lead
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は、一般的には半導体デバイスに関し、更に詳細
にはマイクロ波高電力レベルで動作し得る半導体デバイ
スに関する。
にはマイクロ波高電力レベルで動作し得る半導体デバイ
スに関する。
(技術背景)
当該技術分野において知られているように、マイクロ波
ダイオードを各種の大電力利用に使用することはしばし
ば望ましいことである。大電力利用に用いるとき、一般
に、ノ・イバワー出力で動作するダイオードによって発
生される熱を引き出し、許容可能な直流電流−マイクロ
波周波数変換効率に維持することが必要である。これを
達成するため、複数の個別メサ形ダイ、オードを使用し
てダイオード間に生じる熱を分散させることが望1しく
、その個々のメサ形ダイオードは1つの等価メサ形ダイ
オードに等しい総面積をMする。そのように利用される
とき、複数のメサ形ダイオードは一般にペデスタル形共
通ヒートシンクに取り付けられてその複数のダイ、オー
ドからの熱を伝達させる。
ダイオードを各種の大電力利用に使用することはしばし
ば望ましいことである。大電力利用に用いるとき、一般
に、ノ・イバワー出力で動作するダイオードによって発
生される熱を引き出し、許容可能な直流電流−マイクロ
波周波数変換効率に維持することが必要である。これを
達成するため、複数の個別メサ形ダイ、オードを使用し
てダイオード間に生じる熱を分散させることが望1しく
、その個々のメサ形ダイオードは1つの等価メサ形ダイ
オードに等しい総面積をMする。そのように利用される
とき、複数のメサ形ダイオードは一般にペデスタル形共
通ヒートシンクに取り付けられてその複数のダイ、オー
ドからの熱を伝達させる。
X帯で動作可能な複数の個別ダイオードを取り付けるの
に使用される技術は、各ダイオードを共通ヒートシンク
・\の個別的接着である。しかし、この技術は、比較的
小さいX帯ダイオードに対しては比較的離しい処理であ
り、ダイ、オードがミリメートル波長で動作するように
設計されているときには、非常に小さく共通ヒートシン
ク・\の個別的取り付けは非常に困難なものとなる。
に使用される技術は、各ダイオードを共通ヒートシンク
・\の個別的接着である。しかし、この技術は、比較的
小さいX帯ダイオードに対しては比較的離しい処理であ
り、ダイ、オードがミリメートル波長で動作するように
設計されているときには、非常に小さく共通ヒートシン
ク・\の個別的取り付けは非常に困難なものとなる。
当該技術分野においてこれもまた知られているように、
複数のダイオードを取り付ける別の技術は、基板上に厚
くメッキされたヒートシンクを形成し、次に基板の一部
からメサ形ダイオードをエツチングすることを含んでい
る。基板は複数のダイオードの組に切断され、各組は厚
くメッキされタヒートシンク部を有する。ダイオードの
組のヒートシンク1lllは共通のペデスタル形ヒート
シンクに取り伺けられる。この厚いメッキされたヒート
シンクは、組内の各ダイオードから熱を運び出すための
熱伝導手段を提供する。更に、切断後、厚くメッキされ
たヒートシンクの各々は、付加的処理ステップ、例えば
最終パッケージングの間−組のダイオードを支持する。
複数のダイオードを取り付ける別の技術は、基板上に厚
くメッキされたヒートシンクを形成し、次に基板の一部
からメサ形ダイオードをエツチングすることを含んでい
る。基板は複数のダイオードの組に切断され、各組は厚
くメッキされタヒートシンク部を有する。ダイオードの
組のヒートシンク1lllは共通のペデスタル形ヒート
シンクに取り伺けられる。この厚いメッキされたヒート
シンクは、組内の各ダイオードから熱を運び出すための
熱伝導手段を提供する。更に、切断後、厚くメッキされ
たヒートシンクの各々は、付加的処理ステップ、例えば
最終パッケージングの間−組のダイオードを支持する。
しかし、共通のペデスタル形ヒートシンクが厚くメッキ
されたヒートシンクの材料よりも熱伝導性が高いとき、
例えば金メッキ・ダイヤモンド・スラブが共通ヒートシ
ンクの一部に使用されるときには、厚くメッキされたヒ
ートシンクは望ましくない。そのような場合には、ダイ
オードの熱抵抗を最小にするため、メッキされたヒート
シンクの厚さを減少させてダイオードから共通ペデスタ
ル形ヒートンンクへの熱の流れを増加させることが望ま
しい。しかし、前述したよ′)に、厚くメッキされたヒ
ートシンクは、一般的に、ダイオードがメサに形成され
た後ウェハに構造的完全性を供給し、それらのダイオー
ドの各々を最終パッケージ化の間支持することが要求さ
れる。その理由は、基板をエツチングしてメサ形ダイオ
ードを形成した後は、メサ形ダイオードが金メッキ・ヒ
ートシンクによって唯一支持されろものであるからであ
る。従って、ヒートシンクが薄すぎると、メサ形ダイオ
ードの絹を支持する。構造が曲がったり、折れたりして
、次のホトリックラフ及び処理工程の間にダイオードを
取り扱うことが郁かしくなり、ダイオードを損傷して許
容可能なデバイスの歩留りを低下させてし筐う。
されたヒートシンクの材料よりも熱伝導性が高いとき、
例えば金メッキ・ダイヤモンド・スラブが共通ヒートシ
ンクの一部に使用されるときには、厚くメッキされたヒ
ートシンクは望ましくない。そのような場合には、ダイ
オードの熱抵抗を最小にするため、メッキされたヒート
シンクの厚さを減少させてダイオードから共通ペデスタ
ル形ヒートンンクへの熱の流れを増加させることが望ま
しい。しかし、前述したよ′)に、厚くメッキされたヒ
ートシンクは、一般的に、ダイオードがメサに形成され
た後ウェハに構造的完全性を供給し、それらのダイオー
ドの各々を最終パッケージ化の間支持することが要求さ
れる。その理由は、基板をエツチングしてメサ形ダイオ
ードを形成した後は、メサ形ダイオードが金メッキ・ヒ
ートシンクによって唯一支持されろものであるからであ
る。従って、ヒートシンクが薄すぎると、メサ形ダイオ
ードの絹を支持する。構造が曲がったり、折れたりして
、次のホトリックラフ及び処理工程の間にダイオードを
取り扱うことが郁かしくなり、ダイオードを損傷して許
容可能なデバイスの歩留りを低下させてし筐う。
(発明の概装)
本発明によれば、各々が一方の表面上に薄い底面接触部
を有する複数のメサ形ダイオードが、複数の開口を有す
る支持構造によって支持され、各開口はダイオードのう
ち対応するものの薄い底面接触部を露出する。薄い底面
接触部の各々と支持構造は個別のメサ形ダイオードの複
数の組にパターン化され、各組のダイオードの第lのエ
ツチングされないJ正面接触部はフレームによって一緒
に接続さ扛る。フレームは、支持構造のエツチングされ
ない部分と、底面接触部のエツチングされない部分から
形成される少なくとも1つの薄い先細ノインガーと、を
含み、谷底面接触部の第10エツチングされない部分が
メサ形ダイオードに対するダイオード接触を供給する。
を有する複数のメサ形ダイオードが、複数の開口を有す
る支持構造によって支持され、各開口はダイオードのう
ち対応するものの薄い底面接触部を露出する。薄い底面
接触部の各々と支持構造は個別のメサ形ダイオードの複
数の組にパターン化され、各組のダイオードの第lのエ
ツチングされないJ正面接触部はフレームによって一緒
に接続さ扛る。フレームは、支持構造のエツチングされ
ない部分と、底面接触部のエツチングされない部分から
形成される少なくとも1つの薄い先細ノインガーと、を
含み、谷底面接触部の第10エツチングされない部分が
メサ形ダイオードに対するダイオード接触を供給する。
薄い先細フィンガーはダイオード接触及び支持構造のエ
ツチングされない部分によって一体的1に形成さ扛る。
ツチングされない部分によって一体的1に形成さ扛る。
フレームで支持されるメサ形ダイオードの組は次の適当
なヒートシンク表面上へのボンディングのために配置さ
れ、薄いダイオード接触側はヒートシンク上に取り付け
られる。ダイオードの組を支持するフレームによって、
1fihのメサ形ダイオードはヒートシンク表面に熱圧
着される。ボンディングの後、フレームは除去さiする
。このような構成によって、フレームが一組のメサ形ダ
イオードを取り扱うことを可能とし、個々のメサ形ダイ
オードのヒートシンクへのボンディングを容易にする。
なヒートシンク表面上へのボンディングのために配置さ
れ、薄いダイオード接触側はヒートシンク上に取り付け
られる。ダイオードの組を支持するフレームによって、
1fihのメサ形ダイオードはヒートシンク表面に熱圧
着される。ボンディングの後、フレームは除去さiする
。このような構成によって、フレームが一組のメサ形ダ
イオードを取り扱うことを可能とし、個々のメサ形ダイ
オードのヒートシンクへのボンディングを容易にする。
更に、−組のダイオードの個々のメサ形ダイオードが、
ダイオードとヒートシンクとの間の熱伝達特性を強化す
ると共にボンディング後のフレーム構造の除去を容易に
するために、充分に薄くできるメッキされたダイオード
接触を;げする。ダイオード・デバイスは、こうして厚
いメッキされたダイオード接触を有するダイオードデバ
イスよりも低い熱抵抗を有し、ダイオード・デバイスが
メッキされたダイオード接触よりも高い熱伝導性を有す
る材料上に取りイリけられるとき特に望゛ましい特徴を
有する。
ダイオードとヒートシンクとの間の熱伝達特性を強化す
ると共にボンディング後のフレーム構造の除去を容易に
するために、充分に薄くできるメッキされたダイオード
接触を;げする。ダイオード・デバイスは、こうして厚
いメッキされたダイオード接触を有するダイオードデバ
イスよりも低い熱抵抗を有し、ダイオード・デバイスが
メッキされたダイオード接触よりも高い熱伝導性を有す
る材料上に取りイリけられるとき特に望゛ましい特徴を
有する。
(実施例の説明)
本発明の教示に従って個々のダイオードを取り伺けたフ
レームを有するマルチ・メサ半導体デバイスの構造が第
1図乃至第6図に示される。
レームを有するマルチ・メサ半導体デバイスの構造が第
1図乃至第6図に示される。
最初に第1図を参照すると、基板12(ここではN+形
のガリウム 素(GaAs))とエピタキシャル成長し
た半導体GaAsの活性層14を含むウェハlOが示さ
れる。活性層14は、ダイオードの利用法によって異な
る多くのドーピング密度プロファイルのうちの1つを用
いることができ、ここでは、例えば、本発明の譲受人に
譲渡された米国特許第4,160,992号に記載され
たドーピング密度プロファイルを有する。第1金属層1
6(ここでは白金(#))は、活性層14の上に100
,4〜200Aの範囲の厚さにスパッタされる。第2金
属層18(ここではチタン(Ti)’)は、白金層16
の上に100OA乃至2000Aの厚さにスパッタされ
る。チタンが好適な材料ではあるが、タングステン、ノ
・フニウム又は他の耐熱性金属が層18に使用すること
ができる。層18の上には、高導電性の金層20が20
00,4〜8000,4の範囲の厚きにスパッタされる
。次に、熱的及び電気的に伝導性の接触層22(ここで
は金)がヌノ寸ツタされた金層20の上に1〜2ミクロ
ンの厚さにメッキされる。次に、マスク層24(ここで
はホトレジスト)が、図示の如く、メッキされた全接触
層22の上に被着される。
のガリウム 素(GaAs))とエピタキシャル成長し
た半導体GaAsの活性層14を含むウェハlOが示さ
れる。活性層14は、ダイオードの利用法によって異な
る多くのドーピング密度プロファイルのうちの1つを用
いることができ、ここでは、例えば、本発明の譲受人に
譲渡された米国特許第4,160,992号に記載され
たドーピング密度プロファイルを有する。第1金属層1
6(ここでは白金(#))は、活性層14の上に100
,4〜200Aの範囲の厚さにスパッタされる。第2金
属層18(ここではチタン(Ti)’)は、白金層16
の上に100OA乃至2000Aの厚さにスパッタされ
る。チタンが好適な材料ではあるが、タングステン、ノ
・フニウム又は他の耐熱性金属が層18に使用すること
ができる。層18の上には、高導電性の金層20が20
00,4〜8000,4の範囲の厚きにスパッタされる
。次に、熱的及び電気的に伝導性の接触層22(ここで
は金)がヌノ寸ツタされた金層20の上に1〜2ミクロ
ンの厚さにメッキされる。次に、マスク層24(ここで
はホトレジスト)が、図示の如く、メッキされた全接触
層22の上に被着される。
ここで第2図を参照すると、周知のホトレジスト技術を
使用して、選択された領域でマスク層24が、マスクさ
れ、現像され、そして化学的にエツチングされて、金メ
ッキされた接触層220所定の領域上に円形状の部分2
4′が残る。全接触層22のマスクされない部分は金で
メッキされ(ここでは10ミクロンの厚さ)開口支持層
28が形成される。
使用して、選択された領域でマスク層24が、マスクさ
れ、現像され、そして化学的にエツチングされて、金メ
ッキされた接触層220所定の領域上に円形状の部分2
4′が残る。全接触層22のマスクされない部分は金で
メッキされ(ここでは10ミクロンの厚さ)開口支持層
28が形成される。
第3図を参照すると、マスク層24の円形領域24′(
第2図)が除去され、開口支持層28が残される。ここ
で、全接触層22は最初の厚さに保たれるが、支持j−
28は充分な厚さにされて後述の態様でウニ・・lO内
に形成されるダイオードに対する構造的完全性を供給す
ることは注目すべきである。しかし、ここでは、支持層
28はそこに形成された複数の開口30を有し、該開口
はマスク層24の円形部24′(第2図)が与えられた
領域に対応することを述べれば充分である。複数の開口
30は接触層22の選択された領域を画定する。基板1
2は、次に、Dr足の厚さに1で薄くされ、マスク層3
1は複数の開D81’にパターン化される。開口31′
はメサ形ダイオード34(第4図)の上部接触領域を画
定する。マスク層31なパターン化するのに使用される
マスクは支持層28内の開口30と整列させられる。開
1コ30と整列して開口31′を形成するステップは、
ダイオード接触32(第4図)のためマスク層31に開
1コ31′を供給するのに使用される頂部ダイオード接
触マスク(図示せず)の前面−背面整列を使用して達成
される。一般的前面一背面整列手順は前述の米国特許第
4.169,992号に記載されている。
第2図)が除去され、開口支持層28が残される。ここ
で、全接触層22は最初の厚さに保たれるが、支持j−
28は充分な厚さにされて後述の態様でウニ・・lO内
に形成されるダイオードに対する構造的完全性を供給す
ることは注目すべきである。しかし、ここでは、支持層
28はそこに形成された複数の開口30を有し、該開口
はマスク層24の円形部24′(第2図)が与えられた
領域に対応することを述べれば充分である。複数の開口
30は接触層22の選択された領域を画定する。基板1
2は、次に、Dr足の厚さに1で薄くされ、マスク層3
1は複数の開D81’にパターン化される。開口31′
はメサ形ダイオード34(第4図)の上部接触領域を画
定する。マスク層31なパターン化するのに使用される
マスクは支持層28内の開口30と整列させられる。開
1コ30と整列して開口31′を形成するステップは、
ダイオード接触32(第4図)のためマスク層31に開
1コ31′を供給するのに使用される頂部ダイオード接
触マスク(図示せず)の前面−背面整列を使用して達成
される。一般的前面一背面整列手順は前述の米国特許第
4.169,992号に記載されている。
ここで第4図を参照すると、複数の第1ダイオード接触
部32が薄くされた基板12の上面に設けられ、複数の
メサ形ダイ、オード34が第1ダイオード接触部82と
、白金層16との間の薄くされた基板12と活性層14
から形成される。複数のダイオード接触部32は、前述
の第1ダイオード接触部32な形成する金でA心当な接
触金属化層(図示せず)を蒸着した後、各開口31′(
第3図)をメッキすることによって形成される。複数の
個別メサ・ダイオード34は次に上部接1独部32と白
金層16との間に形成される。個々のメサ・ダイオード
34は、図示の如くダイオード接触部32と白金層16
との間の薄くされた基板12(前もってQ?定の厚妊に
薄くされている)と活1生層14の一部を化学的にエツ
チングすることによって形成される。こうして、各メサ
形ダイオード34は薄くされた基板12と活性層14か
ら形成され、その底面に形成された薄い全接触層22と
その上面に形成され之第1ダイオード接触部32とを有
する。更に、そのメサ形ダイオード84のウェハ10は
支持層28によって支持される。
部32が薄くされた基板12の上面に設けられ、複数の
メサ形ダイ、オード34が第1ダイオード接触部82と
、白金層16との間の薄くされた基板12と活性層14
から形成される。複数のダイオード接触部32は、前述
の第1ダイオード接触部32な形成する金でA心当な接
触金属化層(図示せず)を蒸着した後、各開口31′(
第3図)をメッキすることによって形成される。複数の
個別メサ・ダイオード34は次に上部接1独部32と白
金層16との間に形成される。個々のメサ・ダイオード
34は、図示の如くダイオード接触部32と白金層16
との間の薄くされた基板12(前もってQ?定の厚妊に
薄くされている)と活1生層14の一部を化学的にエツ
チングすることによって形成される。こうして、各メサ
形ダイオード34は薄くされた基板12と活性層14か
ら形成され、その底面に形成された薄い全接触層22と
その上面に形成され之第1ダイオード接触部32とを有
する。更に、そのメサ形ダイオード84のウェハ10は
支持層28によって支持される。
ここで第5図及び第6図を参照すると、ホトレジスト層
46がウエノ・lOの支持側表面10’上に設けられて
、マスクされ、マスクされない部分がエツチングされて
図示のa口〈フレーム・パターン及びダイス・マスク4
8が供給される。裂は目(間隙)48aはウェハがメサ
形ダイオードの組(第7〜8図)に切断される領域を画
定し、裂は目48bは本発明に従ってフレーム(第7〜
8図)が与えられる領域を画定する。
46がウエノ・lOの支持側表面10’上に設けられて
、マスクされ、マスクされない部分がエツチングされて
図示のa口〈フレーム・パターン及びダイス・マスク4
8が供給される。裂は目(間隙)48aはウェハがメサ
形ダイオードの組(第7〜8図)に切断される領域を画
定し、裂は目48bは本発明に従ってフレーム(第7〜
8図)が与えられる領域を画定する。
第7図及び第8図を滲照すると、適当な金エツチング剤
(図示せず)が金ダイオード接触部22(第5.6図)
のマスクされない部分と接触され、その金ダイオード接
触部22のマスクされない部分がエツチングされて、全
接触層22の第1のエツチングされない部分から小さい
金ダイオード接触部22′を供給する。更シて、支持層
28のマスクされない部分は、複数の支持部(ここでは
28(Z〜28d、)に同時にエツチングされて、複数
のメサ形ダイオードの組46α〜46dや供給する。
(図示せず)が金ダイオード接触部22(第5.6図)
のマスクされない部分と接触され、その金ダイオード接
触部22のマスクされない部分がエツチングされて、全
接触層22の第1のエツチングされない部分から小さい
金ダイオード接触部22′を供給する。更シて、支持層
28のマスクされない部分は、複数の支持部(ここでは
28(Z〜28d、)に同時にエツチングされて、複数
のメサ形ダイオードの組46α〜46dや供給する。
そのダイオードの各々は前記貨ダイオード接触部22′
の対応するものを有する。そのメサ形ダイオード34の
各々はフレーム44 (L−44dによって一緒に保持
される。各フレーム44 a・−744clは複数の先
細フィンガー42CL〜42c又はスパイダ突出部と支
持部28α〜28cの対応するものとを含む。先細のフ
ィンガー42α〜42Cは支持部28α〜28Cとダイ
オード接触部22′との間に一体((形成され、また全
接触層22の第2のエツチングされない部分から供給さ
れる。こうして一体に形成されたフレーム44α・〜4
4dは、メサ形ダイオード34の各々を支えそして保持
し、ダイオードの複数の組46a、〜46dvC切断し
た後のダイオードの取扱い及びパッケージ化を前述の如
く容易にする。現在のところ、ホ) IJノグラフ技術
の処理の制限のため、全接触層22の選択された下層部
をマスクするために使用される薄い先細のフィンガー・
マスク部48cL〜48Cから成るマスク層48(第5
.6図、ここではホトレジスト)の幅Wは、部分49(
45,6図)で約1ミル(0,0254朋)に選定され
ることは注目すべきである。当該技術分野において周知
の技術を使用して、全接触層22は金エツチング剤(図
示せず)と接触されて選択的に丁部が削りとられる。そ
して、マスク48(第5.6図)の部分49の下側の、
フレーム44(Z〜44dの支持部との連結部50α・
〜50cの幅W′が0−8 ミル(7,62X 10−
3mm )から0.6ミル(0,0152mm)の範囲
にされる。幅W′は、一般に約2.0ミクロンの薄い全
接触層22を有するメサ形ダイオードに対しては約0.
4ミル(0,0102mm)が好ましいことがわかった
。一般に、フィンガーの部分50α〜50cが狭くなれ
ばなるほど構造的にこわれやすく、その部分が広くなれ
はなるほどメサ形ダイオードの対応する組46α〜46
dから対応するフレーム44a〜44cを除去するのに
必要な力が大きくなると共に、フレーム44a〜44d
f;1除去する間に個々のメサ34又はダイオード接触
22′に損傷を与える可能性が品くなる。全接触層22
の選択的エツチングの後、チタン層18は接触層22に
よってマスクされた領域が10%のフッ化水累酸の溶液
を約15秒使用してエツチングされる。白金層16はエ
ツチングされないが、しかし白金の比較的もろい特性の
ため前記エツチング工程の結果、白金層16はきれぎれ
に々つたりあるいははがれたりすることがあることは注
目すべきである。従って、接触層22のエツチングの後
、周知の如くアセトン・スプレーがウェハ10の裏側に
用いられて表面をきれいにし、白金の破片又ははがれた
もの(図示せり”)をふきとばす。
の対応するものを有する。そのメサ形ダイオード34の
各々はフレーム44 (L−44dによって一緒に保持
される。各フレーム44 a・−744clは複数の先
細フィンガー42CL〜42c又はスパイダ突出部と支
持部28α〜28cの対応するものとを含む。先細のフ
ィンガー42α〜42Cは支持部28α〜28Cとダイ
オード接触部22′との間に一体((形成され、また全
接触層22の第2のエツチングされない部分から供給さ
れる。こうして一体に形成されたフレーム44α・〜4
4dは、メサ形ダイオード34の各々を支えそして保持
し、ダイオードの複数の組46a、〜46dvC切断し
た後のダイオードの取扱い及びパッケージ化を前述の如
く容易にする。現在のところ、ホ) IJノグラフ技術
の処理の制限のため、全接触層22の選択された下層部
をマスクするために使用される薄い先細のフィンガー・
マスク部48cL〜48Cから成るマスク層48(第5
.6図、ここではホトレジスト)の幅Wは、部分49(
45,6図)で約1ミル(0,0254朋)に選定され
ることは注目すべきである。当該技術分野において周知
の技術を使用して、全接触層22は金エツチング剤(図
示せず)と接触されて選択的に丁部が削りとられる。そ
して、マスク48(第5.6図)の部分49の下側の、
フレーム44(Z〜44dの支持部との連結部50α・
〜50cの幅W′が0−8 ミル(7,62X 10−
3mm )から0.6ミル(0,0152mm)の範囲
にされる。幅W′は、一般に約2.0ミクロンの薄い全
接触層22を有するメサ形ダイオードに対しては約0.
4ミル(0,0102mm)が好ましいことがわかった
。一般に、フィンガーの部分50α〜50cが狭くなれ
ばなるほど構造的にこわれやすく、その部分が広くなれ
はなるほどメサ形ダイオードの対応する組46α〜46
dから対応するフレーム44a〜44cを除去するのに
必要な力が大きくなると共に、フレーム44a〜44d
f;1除去する間に個々のメサ34又はダイオード接触
22′に損傷を与える可能性が品くなる。全接触層22
の選択的エツチングの後、チタン層18は接触層22に
よってマスクされた領域が10%のフッ化水累酸の溶液
を約15秒使用してエツチングされる。白金層16はエ
ツチングされないが、しかし白金の比較的もろい特性の
ため前記エツチング工程の結果、白金層16はきれぎれ
に々つたりあるいははがれたりすることがあることは注
目すべきである。従って、接触層22のエツチングの後
、周知の如くアセトン・スプレーがウェハ10の裏側に
用いられて表面をきれいにし、白金の破片又ははがれた
もの(図示せり”)をふきとばす。
ここで第9.10.11,12.12,4図を参照する
と、組46dのメサ形ダイオード84の各々はそのノ底
面に取りト1けられた対応するダイオード接触部22′
を有し、この接触部22′が薄い先)hllのフィンガ
ー42α〜42dを介して対応するフレームに接続され
、このフィンガーはここでは図示の如く内側に向って細
くなっている。対応するフレーム44dと共にメサ形ダ
イオードの組46dは熱拡散器62αの一部上に配置さ
れる。熱拡散器62a(ここでは金メッキ・ダイアモン
ド・スラブ)はペデスタル形ヒートソンク62の一部で
あり、熱拡散器62α及びヒートシンク62はダイオー
ド・パッケージ60(第12図)の一部である。ダイオ
ード・パッケージ60は、また、ヒートシンク62を支
持するネジを切った支持部64、リム65αを有しペデ
スタル形ヒートシンク62によって支持されるセラミッ
ク・リング・スペーサ65、及び導電性ふた66(ここ
ではパッケージ60から均叉りはずして示されている)
を沈む。第9.10図に示されるように、ボンディング
・ツール55は組46dのメサ34の各々と接触され、
慣用の熱圧着が各メサ・ダイオードの接触部22′を熱
拡散器62αの表面と接触させて用いられる。熱拡散器
の温度は所定の約300℃に上昇し、ボンディング・ツ
ール55によって加えられる圧力と熱拡散器62αの表
面の上昇しだ温度に応答して、各メサのダイオード接触
側か熱拡散器62aに接着される。第11図に示すよう
に、組46dは、フレーム44dを持ち上げるだめのピ
ンセット又は針を使用することによつ゛Cフレーム44
dを取りのぞかれると、熱拡散器62に接Mされたメサ
形ダイオードが残る。好適モードでは、薄い先細フィン
ガ一部42α〜42dはその部分50(L〜50d(第
7図)でメサ形ダイオードの組46dからフレームを除
去する前に熱拡散器62αに熱圧着される。これは、フ
ィンガ一部又はダイオード接触層22′が上方に引張ら
れメサが短絡する可能性を排除する。この好ましい処理
によって、フレーム44dはメサ形ダイオードの組46
dから容易に除去される。前述したように、底面接触部
が2ミクロンのとき、各ダイオード接触部22′をフレ
ーム44dに支持する薄い先細フィンガー42α〜42
cかO,aミル(762XIW3mm)から0.6ミ/
l/(0,0152mrn)の範囲の幅10’を有する
ように作られると、メサ34に大きな損傷を与えること
なくフレーム44dを除去することができる。フレーム
構造44dは充分な無欠性と剛さをメサ・ダイオードの
組46dに与え、次の取扱い操作、例えば前述のボンデ
ィング操作をメサに対するダメージを与えることなく、
そして不必要な困難性をなくして行うことを可能とする
。フレーム44dの除去後、薄い先細フィンガー42(
L〜42bの部分47α〜47cは第11図に示される
ように熱拡散器62αに接着されたま′まにされる。も
し部分50α〜50Cがフレームを除去する前に熱拡散
器62aK接着されていないときは、フレームの除去後
残った部分47α〜47cが熱拡散器62(Lに熱圧着
されその部分かメサ20の一部に接触して短絡回路が生
じることを防止する。一体に形成された十字パターン7
0(第12A図)はメサ20の上部接触部22に熱圧着
され、壕だ、セラミック・リング・スペーサ65の導電
性リム65α及び導電性ふた66に熱圧着され、バツク
ージ化されたダイオード・デバイス72に対する第2接
触をもたらす。
と、組46dのメサ形ダイオード84の各々はそのノ底
面に取りト1けられた対応するダイオード接触部22′
を有し、この接触部22′が薄い先)hllのフィンガ
ー42α〜42dを介して対応するフレームに接続され
、このフィンガーはここでは図示の如く内側に向って細
くなっている。対応するフレーム44dと共にメサ形ダ
イオードの組46dは熱拡散器62αの一部上に配置さ
れる。熱拡散器62a(ここでは金メッキ・ダイアモン
ド・スラブ)はペデスタル形ヒートソンク62の一部で
あり、熱拡散器62α及びヒートシンク62はダイオー
ド・パッケージ60(第12図)の一部である。ダイオ
ード・パッケージ60は、また、ヒートシンク62を支
持するネジを切った支持部64、リム65αを有しペデ
スタル形ヒートシンク62によって支持されるセラミッ
ク・リング・スペーサ65、及び導電性ふた66(ここ
ではパッケージ60から均叉りはずして示されている)
を沈む。第9.10図に示されるように、ボンディング
・ツール55は組46dのメサ34の各々と接触され、
慣用の熱圧着が各メサ・ダイオードの接触部22′を熱
拡散器62αの表面と接触させて用いられる。熱拡散器
の温度は所定の約300℃に上昇し、ボンディング・ツ
ール55によって加えられる圧力と熱拡散器62αの表
面の上昇しだ温度に応答して、各メサのダイオード接触
側か熱拡散器62aに接着される。第11図に示すよう
に、組46dは、フレーム44dを持ち上げるだめのピ
ンセット又は針を使用することによつ゛Cフレーム44
dを取りのぞかれると、熱拡散器62に接Mされたメサ
形ダイオードが残る。好適モードでは、薄い先細フィン
ガ一部42α〜42dはその部分50(L〜50d(第
7図)でメサ形ダイオードの組46dからフレームを除
去する前に熱拡散器62αに熱圧着される。これは、フ
ィンガ一部又はダイオード接触層22′が上方に引張ら
れメサが短絡する可能性を排除する。この好ましい処理
によって、フレーム44dはメサ形ダイオードの組46
dから容易に除去される。前述したように、底面接触部
が2ミクロンのとき、各ダイオード接触部22′をフレ
ーム44dに支持する薄い先細フィンガー42α〜42
cかO,aミル(762XIW3mm)から0.6ミ/
l/(0,0152mrn)の範囲の幅10’を有する
ように作られると、メサ34に大きな損傷を与えること
なくフレーム44dを除去することができる。フレーム
構造44dは充分な無欠性と剛さをメサ・ダイオードの
組46dに与え、次の取扱い操作、例えば前述のボンデ
ィング操作をメサに対するダメージを与えることなく、
そして不必要な困難性をなくして行うことを可能とする
。フレーム44dの除去後、薄い先細フィンガー42(
L〜42bの部分47α〜47cは第11図に示される
ように熱拡散器62αに接着されたま′まにされる。も
し部分50α〜50Cがフレームを除去する前に熱拡散
器62aK接着されていないときは、フレームの除去後
残った部分47α〜47cが熱拡散器62(Lに熱圧着
されその部分かメサ20の一部に接触して短絡回路が生
じることを防止する。一体に形成された十字パターン7
0(第12A図)はメサ20の上部接触部22に熱圧着
され、壕だ、セラミック・リング・スペーサ65の導電
性リム65α及び導電性ふた66に熱圧着され、バツク
ージ化されたダイオード・デバイス72に対する第2接
触をもたらす。
第13図及び第14図を参照するき、マスク層80(第
18図)はウニ・・lOの支持側表面10′の上に形成
され、そしてマスクされ現像され、マスクされない部分
がエツチングされて、他のフレーム・パターン及び切断
マスク81を供給する。
18図)はウニ・・lOの支持側表面10′の上に形成
され、そしてマスクされ現像され、マスクされない部分
がエツチングされて、他のフレーム・パターン及び切断
マスク81を供給する。
裂は目81αはウエノ・lOがメサ形ダイオードの組(
第14図) IC切断される領域ケ画定し、裂は目81
bは本発明に従って与えられるフレーム(図示せず)の
領域を画定する。第13図に示すように、複数の薄い先
細フィンガー(図示せず)を形成してダイオードをフレ
ームに保持するのに使用されるマスク部86α〜86c
は、ここでは接触部22から外側(lこ向って先細のフ
ィンガーを有する。前述の態様と同様に、マスク・パタ
ーン80は接触部22の選択した部分からフレーム(図
示せず)をエツチングするのに使用され、そのフレーム
が除去された後第14図に示すように組82dを与える
。しかし、ここでを工先細フィンガーを供給するのに使
用されるマスク部86(Z=86cが外側に向って先細
になっているので、特に比較的小さいメサ形ダイオード
にとってフレーム(図示せず)をメサ形ダイオード上に
形成される接触部を分離する前にフィンガーの部分87
α〜87G(図示−1rず)を熱拡散器62に接着する
のを容易にする。他の部分、フレーム(図示せず)及び
取り付は方法は第1〜12図に関連して述べたものと同
様である。
第14図) IC切断される領域ケ画定し、裂は目81
bは本発明に従って与えられるフレーム(図示せず)の
領域を画定する。第13図に示すように、複数の薄い先
細フィンガー(図示せず)を形成してダイオードをフレ
ームに保持するのに使用されるマスク部86α〜86c
は、ここでは接触部22から外側(lこ向って先細のフ
ィンガーを有する。前述の態様と同様に、マスク・パタ
ーン80は接触部22の選択した部分からフレーム(図
示せず)をエツチングするのに使用され、そのフレーム
が除去された後第14図に示すように組82dを与える
。しかし、ここでを工先細フィンガーを供給するのに使
用されるマスク部86(Z=86cが外側に向って先細
になっているので、特に比較的小さいメサ形ダイオード
にとってフレーム(図示せず)をメサ形ダイオード上に
形成される接触部を分離する前にフィンガーの部分87
α〜87G(図示−1rず)を熱拡散器62に接着する
のを容易にする。他の部分、フレーム(図示せず)及び
取り付は方法は第1〜12図に関連して述べたものと同
様である。
本発明を、以上、実施例に従って詳述したが、他の実施
例が本発明の範囲内で可能であることは当業者には明ら
かである。
例が本発明の範囲内で可能であることは当業者には明ら
かである。
第1図乃至第4図は、本発明に従ってマルチ・メサ・ダ
イオードを一緒に支持するフレームを有jるマルチ・メ
サ・ダイオードの製造におけるステップを示す一連の断
片的等大断面図である。 第5図は、ホトレジスト・マスクなMする第4図に示す
ウェハの平面図である。 第6図は、第5図の線6−6に沿った断面図である。 第7図は、本発明によるフレームを供給するエツチング
後のウェハの底面の平面図である。 第8図は、第7図の線8−8に沿った断面図である。 第9図は、第1図乃至第8図に従って製造されたマルチ
・メサ・ダイオード・デバイスの等大同である。 第10図は、第9図の線10−10に沿った断面図で、
本発明によるマルチ・メサ・ダイオード・デバイスの個
々のメサ形ダイオードをボンディングするだめのボンデ
ィング・ツールを示す。 第11図は、本発明に従ってフレームを除去した第9図
に示すマルチ・メサ・ダイオードの等大同である。 第12図は、本発明に従ってセラミック・リング・パッ
ケージに敗り付けられたマルチ・メサ・ダイオ−斗゛・
デバイスの上面図である。 第12A図は、本発明に従ってセラミック・リング・パ
ッケージに取り(=jけられたマルチ・メサ・ダイオー
ド・デバイスを示す第12図の線12A−12,4に沿
った断面図である。 第13図は、別のフレーム構造に対するマスク・パター
ンの上面図である。 第14図は、本発明の他の実施例に従ってマルチ・メサ
・ダイオードを一緒に保持するフレーム構造を有し、第
1図乃至第4図及び第13図に従って製造されたマルチ
・メサ・ダイオード・デバイスの等大同である。 (符号説明) 10:ウェハ 12:基板 14:活性層 16.第1金属層18、第2金
属層 20:金層 22:接触層 24:マスク層28:支持層
80:開口 34 メサ形ダイオード 46:ホトレジスト層48:
マスク 55:ボンディング・ツール特許出願人
レイセオン・カンパニー(外4名) t−/(y:4
イオードを一緒に支持するフレームを有jるマルチ・メ
サ・ダイオードの製造におけるステップを示す一連の断
片的等大断面図である。 第5図は、ホトレジスト・マスクなMする第4図に示す
ウェハの平面図である。 第6図は、第5図の線6−6に沿った断面図である。 第7図は、本発明によるフレームを供給するエツチング
後のウェハの底面の平面図である。 第8図は、第7図の線8−8に沿った断面図である。 第9図は、第1図乃至第8図に従って製造されたマルチ
・メサ・ダイオード・デバイスの等大同である。 第10図は、第9図の線10−10に沿った断面図で、
本発明によるマルチ・メサ・ダイオード・デバイスの個
々のメサ形ダイオードをボンディングするだめのボンデ
ィング・ツールを示す。 第11図は、本発明に従ってフレームを除去した第9図
に示すマルチ・メサ・ダイオードの等大同である。 第12図は、本発明に従ってセラミック・リング・パッ
ケージに敗り付けられたマルチ・メサ・ダイオ−斗゛・
デバイスの上面図である。 第12A図は、本発明に従ってセラミック・リング・パ
ッケージに取り(=jけられたマルチ・メサ・ダイオー
ド・デバイスを示す第12図の線12A−12,4に沿
った断面図である。 第13図は、別のフレーム構造に対するマスク・パター
ンの上面図である。 第14図は、本発明の他の実施例に従ってマルチ・メサ
・ダイオードを一緒に保持するフレーム構造を有し、第
1図乃至第4図及び第13図に従って製造されたマルチ
・メサ・ダイオード・デバイスの等大同である。 (符号説明) 10:ウェハ 12:基板 14:活性層 16.第1金属層18、第2金
属層 20:金層 22:接触層 24:マスク層28:支持層
80:開口 34 メサ形ダイオード 46:ホトレジスト層48:
マスク 55:ボンディング・ツール特許出願人
レイセオン・カンパニー(外4名) t−/(y:4
Claims (9)
- (1) 共通導電層の上に複数の半導体デバイスを形
成し、 前記共通導電層を一表面上に配置し、 前記共通導電層の一部を前記光面にボンディングする、 ステップから構成される方法。 - (2) 特許請求の範囲第1項記載の方法において、
前記共通導電層の選択された部分?エツチングしてフレ
ーム構造を与え、そして 前記フレーム構造を除去する、 ステップを有する方法。 - (3)共通導電層上に複数の半導体素子を形成し、前記
導電層を一表面上に配置し、 前記導電層の一部を前記表面上にボンディングし、 前記4重層のボンディングされなかった部分を除去する
、 ステップから構成される方法。 - (4)特許請求の範囲第8項記載の方法において、前記
共通導電層の選択された部分をエツチングしてフレーム
構造を与え、そして そのフレーム構造を除去する、 ステップを有する方法。 - (5)メッキされた導電層及び開口を設はメッキされた
支持層を有する半導体デバイスを形成する方法であって
、 メッキされた熱的に1云導性の層及び支持層上にマスク
を形成し、 熱的に伝導性の層のマスクされない部分なエツチングし
て、前記支持層と一体的に接続する熱的に伝導性の層の
少なくとも1つのフィンガ一部を供給し、 前記熱的に伝導性の層のエツチングされない部分を除去
する、 ステップ刀・ら構成される方法。 - (6)複数の半導体素子を一緒に保持するフレーム構造
を形成する方法であって、 前記半導体素子を支持する支持表面の選択された部分世
マスク、し、 前記支持表面のマスクされない部分をエツチングして前
記支持層の第1領域及び前記半導体素子と関連する前記
支持層の第2領域と共に一体に形成された前記支持層の
少なくとも一部を供給する、ステップから構成される方
法。 - (7) 各素子が接触表面を有する複数の半導体素子
と、 前記接触表面と一体的に形成される選択された部分を有
するウェブ構造と、 から構成される半導体デバイス。 - (8)支持部分と一体的に形成された第1部分を有する
虚数の半導体素子を保持する方法であって、前記第1部
分の選択された部分をエツチングして前記半導体素子と
関連の第1・領域と、該第1・I偵域及び支持部分と一
体的に形成された複数の部分と、を供給するステップを
有する方法。 - (9)少なくとも1つのメサ形半導体素子から成り、そ
の−底面上に形成される第1接触須域と前記接触領域か
ら出るフィンガー状突出部を有する半導体素子から成る
半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/435,004 US4499659A (en) | 1982-10-18 | 1982-10-18 | Semiconductor structures and manufacturing methods |
| US435004 | 1982-10-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5990946A true JPS5990946A (ja) | 1984-05-25 |
Family
ID=23726601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195131A Pending JPS5990946A (ja) | 1982-10-18 | 1983-10-18 | 半導体構造及び製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4499659A (ja) |
| JP (1) | JPS5990946A (ja) |
| FR (1) | FR2534743B1 (ja) |
| GB (2) | GB2129613B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536469A (en) * | 1981-11-23 | 1985-08-20 | Raytheon Company | Semiconductor structures and manufacturing methods |
| US5512776A (en) * | 1984-07-13 | 1996-04-30 | Texas Instruments Incorporated | Interdigitated IMPATT devices |
| DE3524301A1 (de) * | 1985-07-06 | 1987-01-15 | Semikron Gleichrichterbau | Verfahren zum herstellen von halbleiterelementen |
| FR2609212B1 (fr) * | 1986-12-29 | 1989-10-20 | Thomson Semiconducteurs | Procede de decoupe collective, par voie chimique, de dispositifs semiconducteurs, et dispositif decoupe par ce procede |
| US4800420A (en) * | 1987-05-14 | 1989-01-24 | Hughes Aircraft Company | Two-terminal semiconductor diode arrangement |
| GB2208453B (en) * | 1987-08-24 | 1991-11-20 | Marconi Electronic Devices | Capacitors |
| US4951123A (en) * | 1988-09-30 | 1990-08-21 | Westinghouse Electric Corp. | Integrated circuit chip assembly utilizing selective backside deposition |
| US5179035A (en) * | 1989-09-15 | 1993-01-12 | U.S. Philips Corporation | Method of fabricating two-terminal non-linear devices |
| US5102824A (en) * | 1990-11-05 | 1992-04-07 | California Institute Of Technology | Method of manufacturing a distributed light emitting diode flat-screen display for use in televisions |
| US5519363A (en) * | 1994-05-31 | 1996-05-21 | The Whitaker Corporation | Controlled impedance lines connected to optoelectronic devices |
| US6770513B1 (en) * | 1999-12-16 | 2004-08-03 | National Semiconductor Corporation | Thermally enhanced flip chip packaging arrangement |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50144381A (ja) * | 1974-05-09 | 1975-11-20 | ||
| JPS5119480A (en) * | 1974-08-08 | 1976-02-16 | Mitsubishi Electric Corp | Handotaisochino seizohoho |
| JPS5315784A (en) * | 1976-07-28 | 1978-02-14 | Mitsubishi Electric Corp | Semiconductor device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB972624A (en) * | 1962-06-20 | 1964-10-14 | Int Rectifier Corp | Rectifier structure |
| DE1514273B2 (de) * | 1964-08-21 | 1974-08-22 | Nippon Electric Co., Ltd., Tokio | Halbleiteranordmng |
| DE1614012A1 (de) * | 1967-06-16 | 1970-03-26 | Theodor Kiepe Elektrotechn Fab | Anordnung zur Abfuehrung der in Halbleiterelementen,wie Dioden,Thyristoren u.dgl.erzeugten Waerme |
| US3716429A (en) * | 1970-06-18 | 1973-02-13 | Rca Corp | Method of making semiconductor devices |
| GB1315479A (en) * | 1970-06-24 | 1973-05-02 | Licentia Gmbh | Method for manufacturing diodes |
| US3689993A (en) * | 1971-07-26 | 1972-09-12 | Texas Instruments Inc | Fabrication of semiconductor devices having low thermal inpedance bonds to heat sinks |
| BE788570A (fr) * | 1971-09-09 | 1973-03-08 | Siemens Ag | Dispositif refrigerateur |
| US3761783A (en) * | 1972-02-02 | 1973-09-25 | Sperry Rand Corp | Duel-mesa ring-shaped high frequency diode |
| US3902936A (en) * | 1973-04-04 | 1975-09-02 | Motorola Inc | Germanium bonded silicon substrate and method of manufacture |
| US3902095A (en) * | 1973-10-09 | 1975-08-26 | Raytheon Co | Electron beam semiconductor amplifier with shielded diode junctions |
| US3956820A (en) * | 1975-02-26 | 1976-05-18 | Rca Corporation | Method of manufacturing a semiconductor device having a lead bonded to a surface thereof |
| US4080722A (en) * | 1976-03-22 | 1978-03-28 | Rca Corporation | Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink |
| US4197551A (en) * | 1977-09-14 | 1980-04-08 | Raytheon Company | Semiconductor device having improved Schottky-barrier junction |
| US4142893A (en) * | 1977-09-14 | 1979-03-06 | Raytheon Company | Spray etch dicing method |
| US4319265A (en) * | 1979-12-06 | 1982-03-09 | The United States Of America As Represented By The Secretary Of The Army | Monolithically interconnected series-parallel avalanche diodes |
| US4536469A (en) * | 1981-11-23 | 1985-08-20 | Raytheon Company | Semiconductor structures and manufacturing methods |
-
1982
- 1982-10-18 US US06/435,004 patent/US4499659A/en not_active Expired - Fee Related
-
1983
- 1983-10-05 GB GB08326677A patent/GB2129613B/en not_active Expired
- 1983-10-18 JP JP58195131A patent/JPS5990946A/ja active Pending
- 1983-10-18 FR FR8316544A patent/FR2534743B1/fr not_active Expired
-
1985
- 1985-10-16 GB GB08525494A patent/GB2167897B/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50144381A (ja) * | 1974-05-09 | 1975-11-20 | ||
| JPS5119480A (en) * | 1974-08-08 | 1976-02-16 | Mitsubishi Electric Corp | Handotaisochino seizohoho |
| JPS5315784A (en) * | 1976-07-28 | 1978-02-14 | Mitsubishi Electric Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8326677D0 (en) | 1983-11-09 |
| GB2129613A (en) | 1984-05-16 |
| FR2534743A1 (fr) | 1984-04-20 |
| US4499659A (en) | 1985-02-19 |
| GB2129613B (en) | 1986-11-05 |
| GB2167897B (en) | 1986-11-05 |
| GB2167897A (en) | 1986-06-04 |
| GB8525494D0 (en) | 1985-11-20 |
| FR2534743B1 (fr) | 1986-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536469A (en) | Semiconductor structures and manufacturing methods | |
| JP6169783B2 (ja) | 集積回路冷却システムのための選択的半田シールインタフェースを作製する方法 | |
| US4339870A (en) | Series-connected two-terminal semiconductor devices and their fabrication | |
| US3775200A (en) | Schottky contact devices and method of manufacture | |
| US5047833A (en) | Solderable front metal contact for MOS devices | |
| KR20130013820A (ko) | 반도체 장치 및 그 제조 방법 | |
| US4499659A (en) | Semiconductor structures and manufacturing methods | |
| KR100978568B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| KR102707144B1 (ko) | 열 유도 휘어짐이 감소된 반도체 구조물 | |
| US4661834A (en) | Semiconductor structures and manufacturing methods | |
| JP2606940B2 (ja) | 半導体装置およびその製造方法 | |
| US5144413A (en) | Semiconductor structures and manufacturing methods | |
| TW201839810A (zh) | 安裝於基板上之半導體裝置之形成方法 | |
| US4095330A (en) | Composite semiconductor integrated circuit and method of manufacture | |
| CN110648978A (zh) | 半导体器件及其制造方法 | |
| JPH09266215A (ja) | 高周波高出力用半導体デバイスおよびその製造方法 | |
| JPH01503423A (ja) | 2端子半導体ダイオード装置 | |
| JP2629600B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07335953A (ja) | 半導体装置の製造方法 | |
| JPH0777265B2 (ja) | 半導体装置の製造方法 | |
| JPH0362930A (ja) | 半導体装置の製造方法 | |
| CA1213679A (en) | Semiconductor structures and manufacturing methods | |
| JPH11150113A (ja) | 半導体装置の製造方法 | |
| JPS6216548B2 (ja) | ||
| CN117691009A (zh) | 一种半导体器件及其制作方法 |