JPS5990948A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS5990948A JPS5990948A JP57201702A JP20170282A JPS5990948A JP S5990948 A JPS5990948 A JP S5990948A JP 57201702 A JP57201702 A JP 57201702A JP 20170282 A JP20170282 A JP 20170282A JP S5990948 A JPS5990948 A JP S5990948A
- Authority
- JP
- Japan
- Prior art keywords
- package
- substrate
- check
- lsi
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はＬＳＩパッケージを基板に搭載してなる電子装
置に関するものである。
置に関するものである。
技術の背景
近時、ＬＳＩパッケージの端子ビン数増加（４０ピン→
６４ビン→１２８ビン→・・・）と端子の微細化（２，
５４ｒｒ＋ｍピッチ→１．２７ ｒｎｍピッチ→・・・
）は著しく、パッケージと基板との接続が困難になって
おり、このことにｓ′圧導入されているリードレスパッ
ケージの場合特に問題となっている。
６４ビン→１２８ビン→・・・）と端子の微細化（２，
５４ｒｒ＋ｍピッチ→１．２７ ｒｎｍピッチ→・・・
）は著しく、パッケージと基板との接続が困難になって
おり、このことにｓ′圧導入されているリードレスパッ
ケージの場合特に問題となっている。
従来技術と問題点
従来、基板に搭載されたＬＳＩパッケージの接続不良は
、基板の機能試験を行うことで自然に検出できたが、上
述のように端子ビン数増加、端子微細化が進んだ現状で
は、ＬＳＩのファンクションが複雑になって従来の方法
では接続不良の検出が困難である。
、基板の機能試験を行うことで自然に検出できたが、上
述のように端子ビン数増加、端子微細化が進んだ現状で
は、ＬＳＩのファンクションが複雑になって従来の方法
では接続不良の検出が困難である。
発明の目的
本発明は上述の問題を解決するためのもので、基板に搭
載されるＬｌパッケージの各接続部の接続状況を１つず
つ確実にかつ容易に検出することを可能にする電子装置
を提供することを目的としている。
載されるＬｌパッケージの各接続部の接続状況を１つず
つ確実にかつ容易に検出することを可能にする電子装置
を提供することを目的としている。
発明の構成
本発明では、上記目的を達成するため、下面に複数の端
子部を有するＬＳＩパッケージを、上面に複数のパッケ
ージ接続用端子部を有する基板に、前記端子部を前記パ
ッケージ接続用端子部に接続することによシ搭載した電
子装置において、前記ＬＳＩパッケージの上面に、前記
各端子部と１：１でそれぞれ電気的に接続された複数の
チェック用パッドを設けるとともに、前記基板に、前記
各パッケージ接続用端子部と１：１でそれぞれ電気的に
接続された複数の基板チェック用パターンを設けて構成
されている。
子部を有するＬＳＩパッケージを、上面に複数のパッケ
ージ接続用端子部を有する基板に、前記端子部を前記パ
ッケージ接続用端子部に接続することによシ搭載した電
子装置において、前記ＬＳＩパッケージの上面に、前記
各端子部と１：１でそれぞれ電気的に接続された複数の
チェック用パッドを設けるとともに、前記基板に、前記
各パッケージ接続用端子部と１：１でそれぞれ電気的に
接続された複数の基板チェック用パターンを設けて構成
されている。
発明の実施例
以下、図面に関連して本発明の詳細な説明する。
第１図は本発明に係る電子装置の正面図で、図中、１は
基板、２は基板ｌに搭載されたＬＳＩパッケージである
。
基板、２は基板ｌに搭載されたＬＳＩパッケージである
。
基板１の上面には、複数のパッケージ接続用端子部（ラ
ンド） ３１，３２．・・・、３８が設けられ、該各パ
ッケージ接続用端子部はそれぞれ基板１に形成された図
示しない回路と接続されている。また基板１の下面には
、各パッケージ接続用端子部ａ、、ａ２゜・・・、３８
とスルーホール４を介し１：１で電気的に接続される複
数の基板チェック用パターン５１，５２．・・・。
ンド） ３１，３２．・・・、３８が設けられ、該各パ
ッケージ接続用端子部はそれぞれ基板１に形成された図
示しない回路と接続されている。また基板１の下面には
、各パッケージ接続用端子部ａ、、ａ２゜・・・、３８
とスルーホール４を介し１：１で電気的に接続される複
数の基板チェック用パターン５１，５２．・・・。
５ｓが設けられている。
ＬＳＩパッケージ２は、下面に複数のバンブ状の端子部
６１，６２．・・・、６ｓｆ：備えておシ、該各端子部
６１゜６２、・・・、６８′ｔ−各パッケージ接続用端
子部３．，３２．・・・。
６１，６２．・・・、６ｓｆ：備えておシ、該各端子部
６１゜６２、・・・、６８′ｔ−各パッケージ接続用端
子部３．，３２．・・・。
３Ｂに接続して基板１に搭載されている。ＬＳＩパッケ
ージ２の上面には、各端子部６．，６２．・・・、６ｓ
とスルーホール７を介し１：ｌで電気的に接続される複
数のチェック用パッドｓ、 、８２．・・・、８ｓが設
けられている。
ージ２の上面には、各端子部６．，６２．・・・、６ｓ
とスルーホール７を介し１：ｌで電気的に接続される複
数のチェック用パッドｓ、 、８２．・・・、８ｓが設
けられている。
このような構成の電子装置においては、ＬＳＩパッケー
ジ２と基板１の接続状況を簡単に試験することができる
。次にその試験要領を説明する。
ジ２と基板１の接続状況を簡単に試験することができる
。次にその試験要領を説明する。
各接続部間の短絡をチェックする場合には、第２図に示
すように各チェック用パッド８□、８２．・・・、８８
にプローブ９を接続し、プローブ間の抵抗を測定して接
続部間の短絡をチェックする。本図のように端子部６．
．６．間に半田ブリッジがある場合は、チェック用パッ
ド８Ｒ，８，にプローブ９を接続するとこの半田ブリッ
ジが検出される。また、接続部のオープンを検出する場
合には、第３図に示すように、基板１の基板チェック用
パターン５１ ＊ ５１１ ＋・・・。
すように各チェック用パッド８□、８２．・・・、８８
にプローブ９を接続し、プローブ間の抵抗を測定して接
続部間の短絡をチェックする。本図のように端子部６．
．６．間に半田ブリッジがある場合は、チェック用パッ
ド８Ｒ，８，にプローブ９を接続するとこの半田ブリッ
ジが検出される。また、接続部のオープンを検出する場
合には、第３図に示すように、基板１の基板チェック用
パターン５１ ＊ ５１１ ＋・・・。
５Ｂのすべてまたけ複数個を短絡用片１０等によシ同時
に接続しく本図はすべてを接続した場合を示している）
、この状態でＬＳＩパッケージ２の各チェック用パッド
にプローブ９を接続して該プローブ９と短絡用片１０と
の間の導通をチェックする。本図のように端子部６６の
接続がオープンの場合は、チェック用パッド８５にプロ
ーブ９を接続するとこのオープンが検出される。
に接続しく本図はすべてを接続した場合を示している）
、この状態でＬＳＩパッケージ２の各チェック用パッド
にプローブ９を接続して該プローブ９と短絡用片１０と
の間の導通をチェックする。本図のように端子部６６の
接続がオープンの場合は、チェック用パッド８５にプロ
ーブ９を接続するとこのオープンが検出される。
第４図に電子装置の他の例を示す。
本例の場合は、基板１１の上面に基板チェック用パター
ン１２．．３２２．・・・、１２８が設けられておシ、
その他は前例と同様である。
ン１２．．３２２．・・・、１２８が設けられておシ、
その他は前例と同様である。
本例の場合も、前例と同様に接続状況の試験を行うこと
ができる。接続部のオープンを検出する場合は、各基板
チェック用パターンを短絡用片１３゜１４等により同時
に接続して試験を行う。
ができる。接続部のオープンを検出する場合は、各基板
チェック用パターンを短絡用片１３゜１４等により同時
に接続して試験を行う。
なお、上述のいずれの場合も、ＬＳＩパッケージ２の各
チェック用パッド８．，８２．・・・、８Ｂヲ短絡用片
等によシ同時に接続するとともに基板の基板チェック用
パターンにプローブを接続して接続部のオープン検出を
行っても良い。
チェック用パッド８．，８２．・・・、８Ｂヲ短絡用片
等によシ同時に接続するとともに基板の基板チェック用
パターンにプローブを接続して接続部のオープン検出を
行っても良い。
発明の効果
以上述べたように、本発明によれば、ＬＳＩパッケージ
に各端子部とそれぞれｌ：１で電気的に接続する複数の
チェック用パッドを設けるとともに、基板に各パッケー
ジ接続用端子部とそれぞれ１：１で電気的に接続する複
数の基板チェック用パターンを設けて構成されているた
め、これらのチェック用パッド及び基板チェック用パタ
ーンを利用して全接続部の接続状況の試験を容易かつ確
実にチェックすることができ、特にリードレス型の晶密
度ＬＳＩパッケージに適用した場合に優れた効果を奏す
るものである。
に各端子部とそれぞれｌ：１で電気的に接続する複数の
チェック用パッドを設けるとともに、基板に各パッケー
ジ接続用端子部とそれぞれ１：１で電気的に接続する複
数の基板チェック用パターンを設けて構成されているた
め、これらのチェック用パッド及び基板チェック用パタ
ーンを利用して全接続部の接続状況の試験を容易かつ確
実にチェックすることができ、特にリードレス型の晶密
度ＬＳＩパッケージに適用した場合に優れた効果を奏す
るものである。
図面は本発明に係る電子装置の実施例を示すもので、第
１図は電子装置の正面図、第２図及び第３図は第１図の
電子装置のＬＳＩパッケージ接続部の各種試験要領図、
第４図は電子装置の他の例を示す正面図である。 図中、１．１１は基板、２はＬＳＩパッケージ、３１゜
３２、・・・、３８はパッケージ接続用端子部、４，７
はスルーホール、５１，５２．・・・、５ｇ、１２ｔ、
１２ｇ・・・、１２８は基板チェック用パターン、６１
．６２．・・・、６８は端子部、８１゜８、、・・・、
８Ｂはチェック用パッド、９はプローブ、ｉｏ。 １３ 、１４は短絡用片である。 特許出願人 富士通株式会社 第１図 第３図 第４図
１図は電子装置の正面図、第２図及び第３図は第１図の
電子装置のＬＳＩパッケージ接続部の各種試験要領図、
第４図は電子装置の他の例を示す正面図である。 図中、１．１１は基板、２はＬＳＩパッケージ、３１゜
３２、・・・、３８はパッケージ接続用端子部、４，７
はスルーホール、５１，５２．・・・、５ｇ、１２ｔ、
１２ｇ・・・、１２８は基板チェック用パターン、６１
．６２．・・・、６８は端子部、８１゜８、、・・・、
８Ｂはチェック用パッド、９はプローブ、ｉｏ。 １３ 、１４は短絡用片である。 特許出願人 富士通株式会社 第１図 第３図 第４図
Claims (1)
- 下面に複数の端子部を有するＬＳＩパッケージを、上面
に複数のパッケージ接続用端子部を有する基板に、前記
端子部を前記パッケージ接続用端子部に接続することに
よシ搭載した電子装置において、前記ＬＳＩパッケージ
の上面に、前記各端子部とそれぞれ１：１で電気的に接
続された複数のチェック用パッドを設けるとともに、前
記基板に、前記各パッケージ接続用端子部とそれぞれ１
：ｌで電気的に接続された複数の基板チェック用パター
ンを設けたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201702A JPS5990948A (ja) | 1982-11-17 | 1982-11-17 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201702A JPS5990948A (ja) | 1982-11-17 | 1982-11-17 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5990948A true JPS5990948A (ja) | 1984-05-25 |
Family
ID=16445497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201702A Pending JPS5990948A (ja) | 1982-11-17 | 1982-11-17 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5754410A (en) * | 1996-09-11 | 1998-05-19 | International Business Machines Corporation | Multi-chip module with accessible test pads |
| EP0840129A3 (en) * | 1996-10-31 | 1999-06-30 | Hewlett-Packard Company | Backing plate for IC test fixture |
-
1982
- 1982-11-17 JP JP57201702A patent/JPS5990948A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5754410A (en) * | 1996-09-11 | 1998-05-19 | International Business Machines Corporation | Multi-chip module with accessible test pads |
| US6094056A (en) * | 1996-09-11 | 2000-07-25 | International Business Machines Corporation | Multi-chip module with accessible test pads and test fixture |
| EP0840129A3 (en) * | 1996-10-31 | 1999-06-30 | Hewlett-Packard Company | Backing plate for IC test fixture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7096748B2 (en) | Embedded strain gauge in printed circuit boards | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| US5929646A (en) | Interposer and module test card assembly | |
| US6948242B2 (en) | Process for producing a contact-making device | |
| US5966020A (en) | Method and apparatus for facilitating detection of solder opens of SMT components | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| JPS5990948A (ja) | 電子装置 | |
| JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| JP2006165325A (ja) | Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| JP2000171512A (ja) | プリント配線板の導通検査装置 | |
| JP3191205B2 (ja) | プリント基板の検査装置 | |
| US6531865B1 (en) | Method of and apparatus for testing an integrated circuit package | |
| KR940006872Y1 (ko) | 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조 | |
| JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
| JPH0210168A (ja) | プリント配線板の試験方法 | |
| JP3167681B2 (ja) | 電子回路装置 | |
| JPH02287269A (ja) | プリント配線板の導通検査用治具 | |
| JP2926759B2 (ja) | 半導体集積回路測定治具 | |
| JPS59181651A (ja) | 集積回路装置 | |
| JPH0283466A (ja) | プリント配線基板検査治具 | |
| JPS6318688A (ja) | セラミツクパツケ−ジ | |
| JPS62297761A (ja) | 実装用基板の検査方法およびそのテストボ−ド | |
| JPS61294887A (ja) | プリント基板のチエツク用パタ−ン | |
| JPH0829473A (ja) | プリント配線板 |