JPS5992575A - Schottky barrier diode in semiconductor integrated circuit device - Google Patents
Schottky barrier diode in semiconductor integrated circuit deviceInfo
- Publication number
- JPS5992575A JPS5992575A JP57201971A JP20197182A JPS5992575A JP S5992575 A JPS5992575 A JP S5992575A JP 57201971 A JP57201971 A JP 57201971A JP 20197182 A JP20197182 A JP 20197182A JP S5992575 A JPS5992575 A JP S5992575A
- Authority
- JP
- Japan
- Prior art keywords
- high concentration
- layer
- type
- region
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は、半導体集積回路装置におけるショットキバ
リアダイオード（以下、ＳＢＤという）に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a Schottky barrier diode (hereinafter referred to as SBD) in a semiconductor integrated circuit device.
半導体集積回路装置、特にバイポーラ型のものにおいて
は、高速動作の実現等のためＳＢＤが多用されている。In semiconductor integrated circuit devices, especially bipolar type devices, SBDs are often used to achieve high-speed operation.
たとえば、高速バイポーラメモリにＳＢＤを用いる場合
、順方向立上り電圧を制御するというＳＢＤ本来の機能
を得る他に、ＳＢＤの接合容量をスピードアップコンデ
ンサとして使用したり、あるいは耐α線ソフトエラー強
度を高めたりする方法が採られる。このような場合、Ｓ
ＢＤの接合容量を大きくすることを要し、そのため、イ
オン打込み法によって接合界面に高濃度層を形成してい
る。For example, when using an SBD in a high-speed bipolar memory, in addition to obtaining the SBD's original function of controlling the forward rising voltage, the junction capacitance of the SBD can be used as a speed-up capacitor, or the resistance to α-ray soft errors can be increased. A method of doing so is adopted. In such a case, S
It is necessary to increase the junction capacitance of the BD, and therefore a high concentration layer is formed at the junction interface by ion implantation.
ところで、このような高濃度層を有するＳＢＤにおいて
、第１図に示すように、ａのような正常特性を示すこと
なく、ｂのような負性抵抗特性を示すという問題が生じ
た。However, in an SBD having such a high concentration layer, as shown in FIG. 1, a problem has arisen in that it does not exhibit normal characteristics as shown in a but shows negative resistance characteristics as shown in b.
したがって、この発明は、そのような負性抵抗特性の発
生を確実に抑え、ＳＢＤ特性の制御性を改善することを
目的とするものである。Therefore, it is an object of the present invention to reliably suppress the occurrence of such negative resistance characteristics and improve the controllability of the SBD characteristics.
以下、この発明の内容を明らかにする。The content of this invention will be clarified below.
第２図はこの発明によるＳＢＤの構造を示し、（Ａ）が
平面図、（Ｂ）が断面図である。FIG. 2 shows the structure of the SBD according to the present invention, with (A) being a plan view and (B) being a sectional view.
シリコン半導体母体１は、Ｐ型の半導体基板２の上にＮ
＋型の埋込み層３とＮ−型のエピタキシャル層４とを有
している。このシリコン半導体母体１上、ＳＢＤは、ア
イソレーションのための選択酸化膜５の内側に形成され
ている。A silicon semiconductor base 1 is placed on a P-type semiconductor substrate 2.
It has a + type buried layer 3 and an N- type epitaxial layer 4. On this silicon semiconductor matrix 1, the SBD is formed inside a selective oxide film 5 for isolation.
ＳＢＤは金属と半導体との間に形成されるショットキ障
壁を利用したダイオードであり、この場合、電極材料層
６が金属に相当し、エピタキシャル層４の表面のＮ＋型
の高濃度層７が半導体に相当する。前述した負性抵抗特
性は、接合界面近傍に高濃度層７がある場合にのみ発生
する。高濃度層７の不純物濃度はたとえば２Ｘ１０１７
ｃｍ−３である。負性抵抗特性が発生するメカニズムに
ついて半導体物理の観点から説明することは困鐙である
が、各種の実験から、高濃度層７が負性抵抗特性を発生
させていることを明らかにすることができた。An SBD is a diode that utilizes a Schottky barrier formed between a metal and a semiconductor. In this case, the electrode material layer 6 corresponds to the metal, and the N+ type high concentration layer 7 on the surface of the epitaxial layer 4 corresponds to the semiconductor. Equivalent to. The aforementioned negative resistance characteristic occurs only when the high concentration layer 7 is present near the junction interface. The impurity concentration of the high concentration layer 7 is, for example, 2X1017
cm-3. Although it is difficult to explain the mechanism by which negative resistance characteristics occur from the perspective of semiconductor physics, various experiments have revealed that the high concentration layer 7 causes negative resistance characteristics. did it.
この発明では、高濃度層７に起因する負性抵抗特性の発
生を抑えるため、ＳＢＤ接合面８の一部分にＰ＋型の高
濃度領域９を形成する構造を採る。In this invention, in order to suppress the occurrence of negative resistance characteristics due to the high concentration layer 7, a structure is adopted in which a P+ type high concentration region 9 is formed in a part of the SBD junction surface 8.
このＰ＋型の高濃度領域９が負性抵抗特性を抑止しうろ
ことも、実験的に確認されたものである。It has also been experimentally confirmed that this P+ type high concentration region 9 suppresses negative resistance characteristics.
Ｐ＋型の高濃度領域９はアライメントの容易性などを考
慮した場合、ＳＢＤ接合而８面周辺部に配置するのが良
い。なお、高濃度領域９については、高濃度層７との相
殺があるので、高濃度層７よりも不純物濃度を高くする
ことを要する。Considering the ease of alignment, etc., the P+ type high concentration region 9 is preferably placed around the 8th surface of the SBD junction. Note that the impurity concentration of the high concentration region 9 needs to be higher than that of the high concentration layer 7 because there is a cancellation with the high concentration layer 7 .
コンタクト周辺部にＰ＋領域を形成する構造としては、
ガードリングと呼ばれるものが既に知られている。しか
し、ガードリングは、ＰＮ接合の周辺部におけるリーク
電流成分を除去するという機能から、コンタクト周辺の
全域にわたるものであり、その分だけ余分な面積を要し
、高集積化が大きく進んだ段階では採用しえない。その
点、こ３−
の発明における前記Ｐ＋型の高濃度領域９は、その機能
をガードリングと異にしていることは勿論のこと、構造
的にもＳＢＤ接合面８の周辺の少なくとも一部がＰ＋型
の高濃度領域９に対して開放されているので、その開放
されている分だけ集積度の面からも有利である。The structure for forming a P+ region around the contact is as follows:
Something called a guard ring is already known. However, since the guard ring has the function of removing leakage current components in the periphery of the PN junction, it covers the entire area around the contact, which requires an extra area, and it is difficult to use at a stage when high integration has progressed. I can't hire you. In this respect, the P+ type high concentration region 9 in this 3- invention not only has a function different from that of a guard ring, but also has a structure in which at least a portion of the periphery of the SBD bonding surface 8 is Since it is open to the P+ type high concentration region 9, the openness is advantageous in terms of the degree of integration.
次に、前記Ｐ＋型の高濃度領域９の形成について、実際
のバイポーラ型の半導体集積回路装置との関連において
、好ましい実施例を説明する。Next, a preferred embodiment of the formation of the P+ type high concentration region 9 will be described in relation to an actual bipolar semiconductor integrated circuit device.
第３図において、シリコン半導体母体１上のエピタキシ
ャル層４内には、前述したＳＢＤとともにバイポーラト
ランジスタが形成されている。このバイポーラトランジ
スタは、Ｐ＋型のベース領域１０、Ｎ生型のエミッタ領
域１１およびＮ÷型のコレクタコンタクト領域１２を含
んでいる。そして、ベース領域１０にはアルミニウム電
極１３がオーミックコンタクトされ、同様に、エミッタ
領域１１にアルミニウム電極１４、コレクタコンタクト
領域１２にアルミニウム電極１５がそれぞれオーミック
コンタクトされている。In FIG. 3, a bipolar transistor is formed in an epitaxial layer 4 on a silicon semiconductor matrix 1 along with the above-mentioned SBD. This bipolar transistor includes a P+ type base region 10, an N-type emitter region 11, and an N÷ type collector contact region 12. An aluminum electrode 13 is in ohmic contact with the base region 10, and similarly, an aluminum electrode 14 and an aluminum electrode 15 are in ohmic contact with the emitter region 11 and the collector contact region 12, respectively.
４−
ここで、ＳＢＤ部分については前述と同様であるのでそ
の説明は省略するが、負性抵抗特性の発生を抑止するた
めのＰ＋型の高濃度領域９を前記ベース領域１０の形成
時に同時に形成することができる。そうすれば、Ｐ＋型
の高濃度領域９の形成の工程を新たに設ける必要がない
のでプロセス上有利になる。しかし、Ｐ＋型の高濃度領
域９については、ベース領域１０とは別の工程で形成す
ることもできる。4- Here, since the SBD portion is the same as described above, its explanation will be omitted, but a P+ type high concentration region 9 for suppressing the occurrence of negative resistance characteristics is formed at the same time as the base region 10 is formed. can do. In this case, there is no need to provide a new step for forming the P+ type high concentration region 9, which is advantageous in terms of the process. However, the P+ type high concentration region 9 can also be formed in a separate process from that of the base region 10.
以上のように、この発明にあっては、ＳＢＤ接合界面近
傍に高濃度層７を形成した場合において、５Ｂｒ）接合
面８の一部分に、高濃度層７と逆導電型の高濃度領域９
を形成するようにしているので、負性抵抗特性の発生を
有効に抑止することができる。As described above, in the present invention, when the high concentration layer 7 is formed near the SBD junction interface, a high concentration region 9 of the opposite conductivity type to the high concentration layer 7 is formed in a part of the 5Br) junction surface 8.
Therefore, the occurrence of negative resistance characteristics can be effectively suppressed.
第１図はＳＢＤの電圧−電流特性を示す図、第２図はこ
の発明によるＳＢＤの構造を示し、（Ａ）が平面図、（
Ｂ）が断面図、
第３図はこの発明を適用したバイポーラ型の半導体集積
回路装置を示す断面図である。
１・・・半導体母体、４・・・エピタ都シャル層（半導
体層）、６・・・電極材料層、７・・・高濃度層、８・
・・ＳＢＤ接合面、９・・・高濃度領域。
７−FIG. 1 is a diagram showing the voltage-current characteristics of the SBD, and FIG. 2 is a diagram showing the structure of the SBD according to the present invention.
B) is a sectional view, and FIG. 3 is a sectional view showing a bipolar type semiconductor integrated circuit device to which the present invention is applied. DESCRIPTION OF SYMBOLS 1... Semiconductor base body, 4... Epitaxial layer (semiconductor layer), 6... Electrode material layer, 7... High concentration layer, 8...
...SBD junction surface, 9...high concentration region. 7-
Claims (1)
つ半導体集積回路が形成されており、そのショットキバ
リアダイオードの部分が次のような（Ａ）〜（Ｄ）の構
造を有する、半導体集積回路装置におけるショットキバ
リアダイオード。 （Ａ）前記半導体母体の一面の第１導電型の半導体層の
表面に、同じ第１導電型の高濃度層が形成されている。 （Ｂ）前記高濃度層の上に電極材料層が形成されている
。 （Ｃ）前記高濃度層と電極材料層との接合面の一部に、
前記高濃度層よりも高い不純物濃度をもち、かつ前記第
１導電型と逆の第２導電型である高濃度領域が形成され
ている。 （Ｄ）前記接合面の周辺の少なくとも一部が、前記第２
導電型の高濃度領域に対して開放されている。[Scope of Claims] A semiconductor in which a semiconductor integrated circuit having a Schottky barrier diode is formed on one surface of a semiconductor matrix, and the Schottky barrier diode portion has the following structures (A) to (D). Schottky barrier diode in integrated circuit devices. (A) A high concentration layer of the same first conductivity type is formed on the surface of the semiconductor layer of the first conductivity type on one surface of the semiconductor matrix. (B) An electrode material layer is formed on the high concentration layer. (C) A part of the bonding surface between the high concentration layer and the electrode material layer,
A high concentration region is formed that has a higher impurity concentration than the high concentration layer and is of a second conductivity type opposite to the first conductivity type. (D) At least a portion of the periphery of the joint surface is connected to the second
It is open to the high concentration region of the conductivity type.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201971A JPS5992575A (en) | 1982-11-19 | 1982-11-19 | Schottky barrier diode in semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201971A JPS5992575A (en) | 1982-11-19 | 1982-11-19 | Schottky barrier diode in semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5992575A true JPS5992575A (en) | 1984-05-28 |
Family
ID=16449793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201971A Pending JPS5992575A (en) | 1982-11-19 | 1982-11-19 | Schottky barrier diode in semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992575A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903087A (en) * | 1987-01-13 | 1990-02-20 | National Semiconductor Corporation | Schottky barrier diode for alpha particle resistant static random access memories |
| US5438218A (en) * | 1990-06-29 | 1995-08-01 | Canon Kk | Semiconductor device with Shottky junction |
-
1982
- 1982-11-19 JP JP57201971A patent/JPS5992575A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903087A (en) * | 1987-01-13 | 1990-02-20 | National Semiconductor Corporation | Schottky barrier diode for alpha particle resistant static random access memories |
| US5438218A (en) * | 1990-06-29 | 1995-08-01 | Canon Kk | Semiconductor device with Shottky junction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5028548A (en) | Method of manufacturing a planar semiconductor device having a guard ring structure | |
| US4024564A (en) | Semiconductor device having at least one PN junction and channel stopper surrounder by a protecture conducting layer | |
| JPH0693512B2 (en) | Vertical MOSFET | |
| JPH037149B2 (en) | ||
| JPH04127480A (en) | High breakdown strength low resistance semiconductor device | |
| JPS62115765A (en) | Semiconductor device | |
| JP2950025B2 (en) | Insulated gate bipolar transistor | |
| US3652905A (en) | Schottky barrier power rectifier | |
| GB875674A (en) | Improvements in or relating to semiconductive devices | |
| JPS5992575A (en) | Schottky barrier diode in semiconductor integrated circuit device | |
| JP2002314083A (en) | Semiconductor device | |
| JPS5921170B2 (en) | MOS type semiconductor device | |
| IE50514B1 (en) | Bipolar type static memory cell | |
| US4786961A (en) | Bipolar transistor with transient suppressor | |
| JPH0227822B2 (en) | ||
| JPH0618280B2 (en) | Schottky barrier semiconductor device | |
| JPH0236558A (en) | semiconductor equipment | |
| JPH09181335A (en) | Semiconductor device | |
| JPH06291320A (en) | Insulated gate bipolar transistor | |
| JPS6237816B2 (en) | ||
| JPH0818075A (en) | Schottky barrier diode and semiconductor integrated circuit | |
| JP2993084B2 (en) | Voltage standard diode | |
| JPH06104443A (en) | Semiconductor device | |
| JP2758465B2 (en) | Semiconductor device | |
| JPH0346973B2 (en) |