JPS599260Y2

JPS599260Y2 - 電子楽器の楽音設定装置

Info

Publication number: JPS599260Y2
Application number: JP10202178U
Authority: JP
Inventors: 正彦小池
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1978-07-25
Filing date: 1978-07-25
Publication date: 1984-03-23
Also published as: JPS5518286U

Description

【考案の詳細な説明】この考案は、例えばミュージックシンセサイザのような
電子楽器において、各種変調、音色切換設定の演奏音態
様の設定を複数の電圧情報信号によって行なう場合、そ
の複数の電圧情報信号の設定、記憶制御を効果的に実行
させる電子楽器の楽音設定装置に関する。

電子楽器にあっては、鍵操作に伴ないその操作鍵音高に
対応した周波数の音源信号を発生し、この音源信号をフ
ィルタ回路等で音色形威し、さらに振幅エンベロープを
設定して楽音信号とするもので、この楽音信号はスピー
カを含むサウンドシステムによって演奏音として表現さ
れるものである。

この場合、ミュージックシンセサイザにあっては、例え
ば音源信号を発生する音源回路を電圧制御型可変周波数
発振器（以下■ＣＯと略称する）で構威し、操作鍵音高
に対応した電圧信号でこのＶＣＯの発振周波数を設定し
て所定の音高の音源信号を発生させる。

この音源信号は、さらに電圧制御型可変フィルタ（以下
ＶＣＦと略称する）で音色形威し、さらに電圧制御型可
変利得増幅器（以下ＶＣＡと略称する）で振幅エンベロ
ープを設定して所定の楽音信号とする。

コノ場合、上記ｖＣＯ，ｖＣＦ，ｖＣＡには、例エハ押
鍵、離鍵等の鍵動作に関連して立ち上り、持続し、さら
に減衰するような経時的に電圧値の変化するエンベロー
プ波形信号を制御信号として加え、■ＣＯではその発振
周波数を、ＶＣＦでは周波数特性すなわち音色を決定す
るカットオフ周波数を、ＶＣＡではその増幅利得をエン
ベロープ波形に対応して変化させる。

そして、音高ピッチ、音色、振幅等を変調し、効果的な
演奏楽音の表現されるようにするものである。

すなわち、上記のような電子栗器にあっては、ＶＣＯ，
ＶＣＦ，ＶＣＡに供給される制御信号の波形の状態によ
って、演奏楽音の態様が特定されるものであり、そのエ
ンベロープ波形の形状等を選定することによって、任意
性のある多種類の演奏音が表現される。

このため、ＶＣＯ，ＶＣＦ，ＶＣＡに供給する制御用エ
ンベロープ波形信号を発生する制御信号発生回路（エン
ベロープジエネレーターＥＧ）にあっては、その波形を
形ち作るための複数の条件信号に応じた波形信号発生制
御の行なわれるものである。

例えば、発生されるエンベロープ波形は、押鍵と共にア
タック時間ＡＴで設定されるアタックレベルまで立ち上
り、以後所定のデイケイ時間ＤＴでサステインレベルＳ
Ｌまで減衰して持続し、離鍵と共にリリース時間ＲＴで
立ち下るものであり、上記ＡＴ，ＤＴ，ＳＬ，ＲＴに相
当する条件信号を与えることにより、鍵動作に対応して
エンベロープ波形が発生される。

上記のような条件信号は、ＶＣＯ，ＶＣＦ，ＶＣＡそれ
ぞれに対応する制御信号発生回路に対して、それぞれ独
立的に設定し、電圧信号として供給されるもので、その
条件信号はそれぞれ可変抵抗器等で構或される可変電圧
発生器によって設定される。

すなわち、各可変抵抗器を操作設定することによって、
この電子栗器の演奏楽音の態様が特定される。

したがって、この種の電子楽器にあっては、演奏音態様
を設定する多数の条件信号を設定する多数の可変抵抗器
を、パネル面に対応して設定し、このパネル面に設けら
れる多数の操作子によって上記可変抵抗器それぞれを操
作設定するように構威している。

しかし、実際の電子楽器演奏に際して、その演奏毎にパ
ネル面の多数の操作子を操作して、演奏音の音作りをす
ることは、非常に煩雑な作業であり、目的とする音を作
り出すことが困難である。

また、演奏の途中において、曲想に合わせて演奏音の態
様を変更したい場合の多いものであるが、上記のような
パネル面操作子による直接的な音の変更は、実質的に不
可能である。

このような点を改善する手段として、パネル面の操作子
設定による多数の条件信号の組み合わせを、複数組記憶
装置に番地指定して記憶させ、適宜プリセット操作によ
ってその１つを読み出し、楽音形或回路の制御信号発生
部に結合させるようにすることが考えられている。

例えば、特開昭５２−１５４６２０号に示されるように
、複数の可変抵抗器による電圧信号発生部からの、前記
したような条件信号にそれぞれ対応する複数のアナログ
電圧信号をマルチプレクサによって順次読み取り、デイ
ジタル信号に変換してＲＡＭ等の記憶装置に番地指定し
て書き込む。

そして、この記憶装置からの読み出し信号を再びアナロ
グ信号に変換し、デマルチプレクサによって楽音形或回
路の制御信号発生部に条件信号として分配し、所定の態
様の演奏音が得られるようにするものである。

この場合、電圧信号発生部においては、この発生部から
のアナログ電圧信号を直接的に楽音形或部に条件信号と
して供給し、その条件信号によって演奏音を実際に発生
させ、その演奏音の態様を聴感で確認した上でその時の
アナログ電圧信号を上記のようにしてテ゛イジタル化し
て記憶装置に書き込む作業をする必要があり、これによ
って始めて目的とする演奏音を作る条件信号の書き込み
記憶作業が確実に行なわれるものである。

しかし、実際に上記のような音作り記憶作業を行なう場
合、電圧信号発生部からの直接的アナログ電圧信号を条
件信号として用い、これによる演奏楽音を聴きながらデ
イジタル化して記憶する情報を決定するようにしたので
は、種々の問題がある。

すなわち、記憶装置に記憶され、実際の演奏の際に使用
される情報は、電圧信号発生部からのアナログ電圧信号
をデイジタル信号Ａ／Ｄ変換し、さらに使用する時にＤ
／Ａ変換して再びアナログ電圧信号とするものである。

すなわち、電圧信号発生部からの信号が独立的に設定さ
れるＡ／Ｄ変換器およびＤ／Ａ変換器の２つの信号変換
系を介して始めて楽音形或用に供されるものであり、こ
の２組の信号変換系の変換誤差によって、最後のＤ／Ａ
変換器を介して得られるアナログ電圧信号と、最初に電
圧信号発生部で得られたアナログ電圧信号との間に差が
生ずる。

特に、演奏音を設定するためには前述したように多数の
条件信号が必要であり、その条件信号の値によって、Ａ
／ＤおよびＤ／Ａ変換系において発生する誤差の状態が
異なる。

このため、電圧信号発生部で発生される複数の条件信号
それぞれに対応するアナログ電圧信号の相対的関係と、
信号変換系を介して得られる複数のアナログ電圧信号の
相対的関係との間に差が生ずる。

例えば、電圧信号発生部からの直接的条件信号により発
生されたＶＣＯ，ＶＣＦ，ＶＣＡ制御用のエンベロープ
波形と、信号変換系を介して得られた条件信号によって
形或されるエンベロープ波形とは、異なる形状となり、
栗音形戒の態様が異なったものとなる。

すなわち、音作りした時に想定した演奏音と、実際の電
子楽器演奏に際して、記憶された情報にもとづき形威さ
れた演奏音との間に、音色的、また感覚的に差が存在す
る状態となり、正確な演奏音設定が困難となる。

この考案は、上記のような点に鑑みなされたもので、パ
ネル面の操作による音作りに際して、実際に記憶された
情報にもとづき発生される演奏音と同様の演奏音を聴取
しながら、確実な演奏音の設定記憶作業が実行できるよ
うにする電子楽器の楽音設定装置を提供しようとするも
のであり、パネル面の操作設定で得られるアナログ電圧
信号を、記憶すべき情報と同様にＡ／Ｄ変換し、さらに
読み出し情報と同様にＤ／Ａ変換して楽音形或に供する
と共に、上記Ａ／Ｄ変換された信号を記憶させるように
するものである。

以下図面を参照してこの考案の一実施例を説明する。

第１図は電子楽器の構威を示したもので、鍵盤回路１１
では、鍵操作に伴ないその操作鍵音高に対応した電圧値
の音高信号ＫＶおよび押鍵、離鍵の鍵動作に対応したキ
ートリガ信号ＫＴＲを発生する。

鍵盤回路１１からの音高信号ＫＶは、ＶＣＯ１２に供給
し、このＶＣＯ１２で操作鍵音高に対応する周波数の音
源信号を発生させるようにする。

このＶＣＯ１２で発生された音源信号は、波形整形回路
１３で正弦波、三角波、鋸歯状波、矩形波のそれぞれの
波形の音源信号に変換するもので、高周波或分を多く含
み、且つそれぞれその含有状態の異なる三角波、鋸歯状
波、矩形波の音源信号は選択ゲート回路１４に供給し、
その１つの波形の信号を選択導出する。

そして、この選択ゲート回路１４から取り出された音源
信号は、ＶＣＦ１５で音色形或し、楽音信号とする。

この場合、このＶＣＦ１５はハイパスフィルタＨＰ、バ
ンドパスフィルタＢＰ、およびローパスフィルタＬＰの
それぞれの機能を有し、その各ＨＰ，ＢＰ，ＬＰか
らの出力楽音信号は選択ゲート回路１６に供給してその
１つを選択導出させる。

そして、この選択ゲート回路１６からの出力楽音信号は
、前記波形整形回路１３で得られた正弦波の信号と適宜
抵抗を介して合或し、ＶＣＡ１７に供給する。

このＶＣＡ１７では供給された楽音信号のレベルすなわ
ち振幅を制御し、増幅器、スピーカ等でなるサウンドシ
ステム１８に送り、演奏音として発音させるようにする
。

このような楽音形或のための主回路において、まずＶＣ
Ｏ１２に対しては、その発振音源信号の変調要素Ｖｉｂ
が加えられる。

この変調要素としては選択ゲート回路１９で選択された
信号を、変調度制御信号ＯＭＤで利得の制御されるバツ
ファアンプ２０を介して取り出される信号が使用される
ので、選択ゲート回路１９には制御信号発生回路２１か
らの信号Ｅ＋およびこれを反転回路２２で反転した信号
Ｅが結合され、さらに低周波発振回路部からの正弦波、
鋸歯状波、この鋸歯状波の反転した波形、矩形波、さら
にサンプルホールドされた信号Ｓ／Ｈが結合されており
、電圧判別回路２３の判別出力によって、その１つの信
号が選択導出される。

この電圧判別回路２３には、切換指令電圧信号ＯＭＳが
供給される。

ここで、上記低周波発振回路部は、第２図に示すように
例えば鋸歯状波信号を発振出力する低周波発振器２４を
備え、この発振器２４の出力を波形変換回路２５，２
６で変換し、また反転回路２７で反転することにより、
正弦波、鋸歯状波、この反転信号、矩形波の低周波出力
信号を得るものであり、またノイズ発振器２８からの例
えばホワイトノイズ信号を上記矩形波によりサンプルホ
ールド回路２９でサンプリングして取り出すことにより
、低周波発振信号周期に対応して、ランダムにレベルの
変化するサンプルホールド信号Ｓ／Ｈを取り出すように
してなる。

また、電圧判別回路２３は、第３図に示すように、信号
ＯＭＳに相当する入力電圧信号Ｖｉｎを複数の比較器３
０ａ，３０ｂ・・・に並列的に供給すると共に、この比
較器３０ａ，３０ｂ・・・に抵抗Ｒによって順次値の異
なる電圧信号を比較入力信号として供給する。

そして、比較器３０ａの出力および比較器３０ｂ・
・・からの信号が加えられ順次上位の比較器３０ａ，３
０ｂ・・・からの信号の加えられるインバータ３１ａ
，３１ｂ・・・でゲート制御されるアンド回路３２ｂ
・・・からの出力の発生状態を、入力電圧Ｖｉｎによっ
て選定されるように構威し、入力電圧Ｖｉｎ（ＯＭＳ）
によって選択ゲート回路１９で１つの信号を選択してゲ
ート出力させるようにする。

このような構或の電圧判別回路は後述の電圧判別回路３
３，３５，３７，４２，４４、および４７につい
ても同様に構或されるものである。

また、制御信号発生回路２１に対しては、発生されるｖ
ＣＯ制御用エンベロープ波形のタイム信号ＯＸ５、アタ
ック時間ＯＡＴ、リリース時間ＯＲＴの条件信号を供給
し、鍵盤回路１１がらのキートリガ信号ＫＴＲによって
押鍵と共に立ち上り上記条件に合ったエンベロープ波形
信号を発生するように制御される。

すなわち、信号ＯＭＳによって選択ゲート回路１９でエ
ンベロープ信号Ｅ＋あるいはＥ一を選択することにより
、ＶＣＯ１２で発生される音源信号の音高ピッチは、押
鍵より時間の経過と共に変化し、自然性に富む音源信号
とされる。

また、選択ゲート回路１９で低周波発振回路部からの信
号を選択すると、その選択された波形に対応してＶＣＯ
１２の発振周波数が周期的変化され、ビブラート効果が
付加された音源信号出力が得られるようになる。

そして、この選択ゲート回路１９がらの出力によるＶＣ
Ｏ１２の発振周波数の変化度は、バッファアンプ２０に
対する信号ＯＭＤで決定される。

そして、さらにこのＶＣＯ１２に対しては、フィート選
択電圧信号ＯＦＴの供給される電圧判別回路３３によっ
て、出力音源信号の２′〜６４′の適宜フィート選択が
行なわれる。

上記制御信号発生回路２１からの信号Ｅ＋およびＥ一は
、低周波の正弦波信号と共に選択ゲート回路３４に供給
する。

この選択ゲート回路３４では、選択電圧信号ＰＭＳの供
給される電圧判別回路３５の出力で、上記入力信号の１
つが選択され、信号ＰＭＤで利得制御されるパツファア
ンプ３６を介して波形整形回路１３に位相変調信号ＰＷ
Ｍとして供給する。

そして、前記ＶＣＯ１２からの音源信号に位相変調を加
え、音色状態変化をもたせるようにする。

そして、さらに波形整形回路１３からの出力信号の供給
される選択ゲート回路１４は、選択電圧信号ＷＳＳの供
給される電圧判別回路３７の出力信号によってゲート選
択制御される。

ＶＣＦ１５に対してもＶＣＯ１２の場合と同様に制御信
号発生回路３８が設けられる。

この回路３８に対しては、ＦＸ５のタイム設定信号、ア
タック時間ＦＡＴ、デイケイ時間ＦＤＴ、サステインレ
ベルＦＳＬ、リリース時間ＦＲＴ等の条件信号を供給し
、この条件に対応したエンベロープ波形信号をキートリ
ガＫＴＲに対応して立ち上り発生する。

そして、極性選択回路３９で選択信号ＦＥＰでその波形
極性を選定し、バツファアンプ４０で信号ＦＥＤによっ
てレベル設定してＶＣＦ１５に例えばそのカットオフ周
波数、共振周波数等を指定する周波数ｆ特性制御信号と
して供給する。

また、前記したような低周波発振回路部からの各種波形
の低周波信号を選択ゲート回路４１に加え、選択電圧信
号ＦＭＳの供給される電圧判別回路４２の出力でその波
形の１つを選択し、信号ＦＭＤで利得制御されるバツフ
ァアンプ４３を介してＶＣＦ１５にｆ制御信号として与
える。

その他、このＶＣＦ１５には周波数特性設定信号ＦＦＣ
、および音高信号ＫＶも供給し、音高に対応して音色が
設定されるようにする。

その他、レゾナンスＱ制御のための信号ＦＱＣも供給し
てなる。

そして、ＶＣＦ１５からの出力楽音信号の供給される選
択ゲート回路１６は、選択電圧信号ＦＳＳの供給される
電圧判別回路４４によって、ゲート選択制御が行なわれ
る。

ＶＣＡ１７に対しては、制御信号発生回路４５がらのエ
ンベロープ波形信号が利得（ゲイン）制御信号として供
給される。

この制御信号発生回路４５には、Ａｘ５のタイム信号、
アタック時間ＡＡＴ、デイケイ時間ＡＤＴ、サステイン
レベルＡＳＬ、リリース時間ＡＲＴの各条件信号が供給
され、キートリガＫＴＲに対応して立ち上り減衰するエ
ンベロープ波形信号を選定し、楽音信号の開閉および振
幅エンベロープを設定するようになる。

また、選択ゲート回路４６から選択電圧信号ＡＭＳによ
り判別される電圧判別回路４７によって選択された低周
波信号を信号ＡＭＤで制御されるバツファアンプ４８を
介してＶＣＡ１７に供給し、楽音信号をその波形に対応
して振幅変調し、トレモロ効果が表現されるようにして
なる。

すなわち、上記のように構或される電子楽器は、各種の
制御信号及び切換選択信号によって、各種の楽音態様、
さらに音色態様の設定がなされるものであり、このよう
な楽音の設定は上記各制御信号および切換選択信号によ
って行なわれ、これらの信号は例えば楽器パネル面上の
操作部で設定される。

この操作部は例えば制御信号発生回路２１，３８，４
５等に加えられるエンベロープ波形を形ち作るためのア
ナログ的制御信号ＯＡＴ，ＯＲＴ，ＦＡＴ，ＦＤＴ，・
・・等は、可変抵抗器をスライド選定する操作子により
行ない、例えば電圧判別回路２３，３３，３５，３
７，４２，４４，４７等に対する切換選択信号Ｏ
ＭＳ，ＯＦＴ，ＰＭＳ，ＦＭＳ，ＦＳＳ，へＭＳ
等のデイジタル選択的信号は、切換スイッチ操作子によ
って行なうようにする。

具体的には第４図に示すように操作パネル部が構威され
るものであって、アナログ的制御信号は、可変抵抗器か
らの分圧電位によるアナログ信号を取り出す。

そして、デイジタル的切換スイッチ回路においては、そ
のスイッチ選択端子それぞれに対応した電圧を設定し、
選択されるスイッチ端子それぞれを電圧におき替えた状
態で取り出す。

すなわち、デイジタル的切換情報をアナログ的電圧信号
として取り出すようにする。

第４図において、各操作部は第１図において示した各信
号それぞれに対応するものであり、第１図の信号ＯＭＳ
，ＯＦＴ，・・・に対応するこの操作部からの電圧信号
出力を、上記符号に対してそれぞれダッシュを付して示
している。

第５図は上記のような操作パネル部と第１図に示した楽
音形或部との間に介在される信号の記憶処理部を示した
もので、第４図の各操作部から得られるＯＭＳ’，ＯＦ
Ｔ’，・・・等の電圧信号は、並列的にマルチプレクサ
４９に供給され、その信号はアドレス指定により順位性
をもって順次読み取られ、比較器５０に供給する。

この比較器５０がらの出力信号ＥＱは、クロツク発振器
５１に発振指令として供給するもので、この発振器５１
からの発振信号はＡ／Ｄ変換器５２を構戊するカウンタ
回路５２ａに歩進クロツク信号として供給する。

このカウンタ回路５２ａは、上記したように比較器５
０において比較差出力ＥＱの存在する間歩進されるもの
で、その例えば６ビットのバイナリ計数値でなる計数値
出力信号はラッチ回路５２ｂに供給する。

このラッチ回路５２ｂは、上記発振クロツク信号およ
び比較器５０からの出力信号ＥＱの供給されるナンド回
路５２Ｃの出力クロツクによって、結合される計数値
情報を順次読み取りラッチするもので、カウンタ回路５
２ａの計数歩進の直後において順次その新しい計数値
を読み取るように作用する。

そして、このＡ／Ｄ変換器５２のラッチ計数値情報は、
Ｄ／Ａ（デイジタルーアナログ）変換器５３でアナログ
情報に変換し、上記比較器５０に比較情報として供給す
る。

すなわち、マルチフ゜レクサ４９からの出力電圧信号と
Ｄ／Ａ変換器５３の出力電圧信号と一致するまで、比較
器５０の出力信号でカウンタ回路５２ａが歩進され、
その計数値の歩進に対応してＤ／Ａ変換器５３の出力電
圧値が上昇するものである。

言い換えると比較器５０に対する両入力電圧値の一致し
た時、信号ＥＱは消滅（「０」レベルになる）し、カウ
ンタ回路５２ａの計数歩進が停止される。

一方、信号ＥＱの消滅時の立下りでクロツク発振器５１
の出力ＣＫ５１，ナンド回路５２Ｃの出力ＮＤがそれ
そ゛れ「Ｏ」「１」のレベルに変化し、出力ＮＤの立ち
上り時にクロツク発振器５１で駆動されていたカウンタ
５２ａの最終値をラッチさせるものである。

（第８図参照）。そして、その時のラッチ回路５２ｂ
のラッチ計数値がその時のマルチプレクサ４９から与え
られたアナログ電圧信号に対応するデイジタル情報とな
る。

そして、このラッチされたデイジタル情報はＲＡＭ等の
記憶装置５４に書き込み情報として供給されるものであ
り、またこの記憶装置５４からの読み出し情報は、同じ
データパスを介して前記Ｄ／Ａ変換器５３に供給される
ようになっている。

上記のような記憶動作等に関連する制御は、プリセット
指令、書き込み（ＷＲＩＴＥ）、パネル（ＰＡＮＥＬ）
等のモード選択指令等を発する制御指令部５５、アドレ
ス発生器５６、制御信号発生部５７等によって行なわれ
る。

アドレス発生器５６では、制御指令発生部５５からの指
令に対応してアドレス信号を発生し、マルチプレクサ４
９に入力情報の読み取りアドレスを指示すると共に、記
憶装置５４に対して書き込みあるいは読み出しアドレス
を指定する。

制御信号発生部５７には、指令発生部５５がら、プリセ
ットスイッチ群における操作の有無に対応する信号、ラ
イト・パネル等のスイッチ設定状態に対応する信号を供
給し、アドレス発生器５６対してアドレスシフトのクロ
ツク信号、アドレスクリアの指令等を与えると共に、ア
ドレス発生器５６からはアドレスシフトの最終位置での
フィニッシュ信号を受ける。

そして、この制御信号発生部５７からは、さらにカウン
タ回路５２ａ、ラッチ回路５２ｂに対してクリア指令
を出し、さらにラッチ回路５２ｂに対して出力停止指令
を与える。

また、記憶装置５４に対しては、書き込み、読み出し指
令（ＲＡＭＲ／Ｗ）、動作指令（ＲＡＭＥｎａｂ
ｌｅ）、出力停止指令（ＲＡＭＯｕｔＤｉｓａ
ｂｌｅ）等を出力し、さらに後述するデマルチプレクサ
５８に対する動作制御指令を与える。

そして、記憶装置５４の読み出しテ゛イジタル信号は、
前記Ｄ／Ａ変換器５３でアナログ信号に変換してテ゛マ
ルチプレクサ５８に供給し、アドレス発生器５６からの
指令で前記第１図に示した栗音形或部に対する信号ＯＭ
Ｓ，ＯＦＴ，・・・とじて順次出力する。

このテ゛マルチプレクサ５８からの出力信号は、適宜サ
ンプルホールド回路で記憶し、楽音形戒部の所定部分に
分配される。

すなわち第１図に示した各判別回路２３，３３，３
５，３７，４２，４４，４７に入力される。

尚、記憶装置５４としてＲＡＭのような内部記憶手段を
示したが、これに合わせて適宜カセットテープ等の外部
記憶装置５９を使用するようにしてもよいもので、この
外部記憶装置５９は記憶装置５４と同様に書き込み、読
み出し制御してもよく、また記憶装置５４と情報を交換
し、情報のストック手段として用いるようにしてもよい
。

第６図は第５図に示した信号の記憶処理部の中の制御部
を中心により詳細にして示した図であり、制御指令発生
部５５には、アドレス選択用のプリセットスイッチＰＳ
Ｓ１，ＰＳＳ２，．．ＰＳＳ１２が設け
られ、このスイッチＰＳＳ１〜ＰＳＳ１２はそれぞれ
投入操作される押釦スイッチで構或する。

そして、その操作投入時にそれぞれアンド回路ａｌ，ａ
２，・・・ａｌ２に信号「１」を与える。

このアンド回路ａ１，ａｌ２には、プリセットスイッチ
ＰＳＳ１〜ＰＳＳ１２のいずれか１つが投入された時
に出力信号を得るオア回路ＯＲの出力を微分回路５５
ａで微分した信号の供給されるインバータ５５ｂから
の信号がゲート信号として供給されるもので、微分回路
５５ａからの微分パルスの立下り後において、操作さ
れたスイッチに対応するアンド回路から出力信号が得ら
れるようになっている。

そして、アンド回路ａ１〜ａｌ２の出力信号は、それぞ
れ記憶用フリツフ゜フロツプ回路Ｆ１〜Ｆ１２のセット
端子に供給する。

このフリツプフロツプ回路Ｆ１〜Ｆ１２のそれぞれリセ
ット端子には、それぞれオア回路ｂ１〜ｂｌ２からリセ
ット指令の与えられるもので゛、このオア回路ｂ１〜ｂ
ｌ２にはそれぞれ前記微分回路５５ａからの出力信号
、および投入操作される押釦スイッチでなるパネルスイ
ッチＰＡＮＥＬからの信号の供給されるオア回路５５
Ｃの出力信号が供給される。

このオア回路５５Ｃには、電源投入検出回路５５ｄ
からの検出信号も供給する。

すなわち、パネルスイッチが投入されるか、あるいは電
源が投入されると、全部のフリツプフロツフ゜回路Ｆ１
〜Ｆ１２がリセットされる。

また、プノセットスイッチＰＳＳ１〜ＰＳＳ１２の中
の１つが操作されると、微分回路５５ａの立ち上りの
タイミングで一旦全部のフリツプフロツプ回路がリセッ
トされ、微分回路５５ａの出力立ち下りのタイミング
で操作されたスイッチに対応するフリツプフロツフ゜回
路Ｆ１〜Ｆ１２のみがセットされるようになる。

そして、このフリツフ゜フロツフ゜回路Ｆ１〜Ｆ１２の
それぞれセット時出力信号は、エンコーダ５５ｅに加え
られ、投入されたプリセットスイッチの順位に対応する
６ビットのデ゛イジタル情報が端子Ｑｏ−Ｑ５から得ら
れるようになるようになる。

また、上記エンコーダ５５ｅからの出力信号、さらに
順位１番のフリツプフロツプ回路Ｆ１からの出力信号を
、オア回路５５ｆで検知し、プリセットスイッチＰＳ
Ｓ１〜ＰＳＳ１２のいずれかが投入状態であることの
検出信号ＡＰＳを得るようにし、この信号は制御信号発
生部５７に供給する。

前記オア回路５５Ｃの出力信号は、さらにフリツプフ
ロツプ回路５５ｇにセット指令として供給する。

このフリツプフロツプ回路５５ｇは、前記微分回路５
５ａ出力でリセット制御されるもので、そのセット時
出力信号はパネル指令信号ＰＡＬとして制御信号発生部
５７に供給する。

その他、書き込み指令スイッチＷＲＬＴＥの投入時には
、書き込み指令信号ＷＲＴを発生する。

アドレス発生器５６は、前記エンコーダ５５ｅからの
プリセットアドレスに相当する情報を受け、さらに制御
信号発生部５７からのアドレスシフトのためのクロツク
信号ＣＫＩを受ける。

アドレス発生器５６では、前記マルチプレクサ４９、テ
゛マルチプレクサ５８の入力出力情報ＯＭＳ’，ＯＦＴ
’，・・・および′ＯＭＳ，ＯＦＴ，・・・の対応情報
を並列的にアドレス指定するためのカウンタを備え、こ
のカウンタは上記クロツク信号ＣＫ１で計数し、その計
数値に対応してマルチプレクサ４９およびデマルチプレ
クサ５８に対するアドレス情報を出力する。

そして、このアドレス指定の一循毎にフィニッシュ信号
ＦＩを発生する。

また、上記クロツクＣＫ１で計数されるカウンタの計数
値を、エンコーダ５５ｅからのプリセット番地情報に
加算することによって、記憶装置５４に対応するアドレ
ス情報を出力するもので、記憶装置５４はプリセットス
イッチＰＳＳ１〜ＰＳＳ１２の各々に対応する記憶
ブロックを形或し、その各ブロックにＯＭＳ，ＯＦＴ，
・・・等の複数のデイジタル化された条件信号群が書き
込み記憶されるようになるものである。

制御信号発生部５７は、制御指令発生部５５から書き込
み指令ＷＲＴを微分回路５７ａで検知し、書き込みス
イッチＷＲＩＴＥの投入に対応した微分パルス出力Ｑは
、プリセット投入検知信号ＡＰＳと共にアンド回路５７
ｂに供給する。

このアンド回路５７ｂの出力信号は、アンド回路５７
Ｃに供給し、このサンド回路５７Ｃからの出力信号
■はフリツプフロツプ回路５７ｄのセット端子に供給
するもので、アンド回路５７Ｃには前記アドレス発生
器５６からの信号ＦＩの供給されるインバータ出力をゲ
ート信号として供給するものであり、信号ＦＩはさらに
フリツプフロツプ回路５７ｄにリセット指令として供
給する。

また、上記信号ＡＰＳは、アンド回路５７ｅを介して
フリツプフロツプ回路５７ｆにセット指令として供給
するものであり、フリツプフロツプ回路５７ｄのセッ
ト時出力信号およびパネル指令スイッチ信号ＰＡＬの供
給されるオア回路５７ｇの出力信号０で゛リセットさ
れるもので゛、オア回路５７ｇの出力側に接続したイ
ンバータによって上記アンド回路５７ｅのゲートを制
御する。

すなわち、フリツフ゜フロツプ回路５７ｄ，５７ｆは、
ノセット指令があった時にこれが優先されるようになっ
ている。

フリツフ゜フロツプ回路５７ｄのセット時出力信号Ｏ
は、インバータ５７ｈに供給し、インバータ５７ｈの
出力信号Ｏは、立ち下り時の負方向の微分パルス出力を
得る微分回路５７ｉ，５７ｊに供給する。

そして、微分回路５７ｉの出力信号はインバータ５７
ｋを介してアドレス発生器５６にアドレスクリア指令
ＡＤＤＣＬとして供給すると共に、さらにインバータ５
７１に供給する。

このインバータ５７１の出力信号Ｏは、前記フリップフ
ロップ回路５７Ｃのセット時出力信号と共にアンド回
路５７ｍに供給し、出力信号［Ｆ］を得るようにする。

微分回路５７ｊからの出力信号１ｅ）は、アンド回路
５７Ｈに供給すると共にインバータ５７０を介して
リングカウンタ５７ｐにクリア指令として供給する。

このリングカウンタ５７ｐは、例えば５５ＱＫＨｚの
クロツク発振器５７ｑからのクロツク信号ＣＫＯを計
数し、Ｏ〜９の計数出力を得るもので、その「０」計数
出力はインバータ５７ｒを介して信号のとして前記ア
ンド回路５７Ｈに供給し、このアンド回路５７Ｈの
出力はアドレス発生器５６にアドレスシフトクロツク信
号ＣＫ１として導く。

そして、リングカウンタ５７ｐの計数「Ｏ」の出力信
号を、Ａ／Ｄクリアの指令信号Ａ／ＤＣＬとして出力し
、計数「７」「８」の出力の結合されるオア回路５７
Ｓの出力を記憶装置駆動（ＲＡＭＣｈｉｐＥｎａｂ
ｌｅ）の信号ＲＣＥとして取り出し、さらに計数「８」
の出力の供給されるインバータ５７ｔからデマルチ制
御信号ＤＭＥを得る。

オア回路５７Ｓの出力信号は、前記アンド回路５７ｍ
の出力信号［Ｆ］と共にアンド回路５７ｕに供給し、
このアンド回路５７ｕの出力信号はインバータ５７
Ｖを介して記憶装置５４の読み出し、書き込み指令信号
ＲＲＷとして出力する。

また、フリツプフロツプ回路５７ｆのセット時出力信
号は、Ａ／Ｄ変換器５２の出力禁止指令Ａ／ＤＤ信号と
して、さらにインバータ５７Ｗを介して記憶出力禁止制
御信号ＲＯＤとして出力される。

第７図は記憶処理部の中の信号変換系を取り出して示し
たもので、前述したようにＡ／Ｄ変換器５２はカウンタ
回路５２ａとラッチ回路５２ｂによって構威され、
クロツク発振器５１からのクロツク信号を計数するカウ
ンタ回路５２ａからの計数値情報は、６ビットのバイ
ナリ計数情報として出力されラッチ回路５２ｂに供給
される。

そして、この？ッチ回路５２ｂからの６ビットの計数
値情報を得る６本のラインは、Ｄ／Ａ変換器５３に導く
と共に、図示しない記憶装置５４との間のテ゛一タバス
に接続し、ラッチ回路５２ｂからの出力情報が記憶装
置５４に導かれるようにすると共に、記憶装置５４から
の読み出し情報がＤ／Ａ変換器５３に供給されるように
してなる。

Ｄ／Ａ変換器５３は、ラッチ回路５２ｂからの６本の
ラインからの信号を、それぞれバツファアンプで増幅し
、抵抗を介して合或するようにしたもので、その各抵抗
の抵抗値を６ビットコードの信号の各ビットに対して付
けられる重み付けに反比例する１２８ｒ，６４ｒ，
３２ｒ，１６ｒ，８ｒ，４ｒ，２ｒ，ｒの値
に設定し、６ビ・ジトのデ゛イジタル情報が、アナログ
電圧信号として取り出されるようにするもので、このア
ナログ電圧信号は適宜ＯＰアンプ５３ａ，５３ｂを介し
てアナログ情報として出力するようにしてなる。

すなわち、初期状態ではクリア指令Ａ／ＤＣＬによって
カウンタ回路５２ａ、ラッチ回路５２ｂがクリアさ
れているもので゛あり、したがってラッチ回路５２ｂ
の出力は「０」であり、Ｄ／Ａ変換器５３出力もｒ，で
゛ある。

この状態でマルチプレクサ４９から電圧情報信号が比較
器５０に与えられると、この比較器５０に対する２人力
はイコールでないため出力信号ＥＱ＝「１」が発光し、
クロツク発振器５１を発振駆動し、カウンタ回路５２
ａを計数歩進するようになる。

この場合、発振器５１からのクロツクパルスの立ち下り
時において、ナンド回路５２Ｃからラッチ回路５２
ｂにクロツク信号が与えられ、カウンタ回路５２ａの
最新の計数値情報がラッチ回路５２ｂに読み取りラッ
チされるようになり、そのラッチされた計数値に対応す
るアナログ情報が比較器５０に供給され、したがってＤ
／Ａ変換器５３からの出力情報とマルチプレクサ４９か
らの人力情報が一致するまでクロツク発振器５１が発振
駆動されるようになる。

そして、Ｄ／Ａ変換器５３の出力情報がマルチプレクサ
４９からの入力情報と一致した時に比較器５０からの出
力がＥＱ＝ｒＯ，となって消滅し、発振器５１が停止し
てカウンタ回路５２ａの計数歩進が止まり、その最終
計数値がラッチ回路５２ｂでラッチ保持され、これが
クリア信号Ａ／ＤＣＬが発生するまで継続する。

すなわち、上記のように構或される電子楽器においては
、パネル面に設定される操作子によって、第４図に示し
たような操作部を選定し、楽音設定に必要な多数の条件
信号をそれぞれ設定するものであり、この操作部で設定
された条件信号で演奏音を形或する「パネルモード」、
この設定された条件信号をプリセット番地指定して記憶
装置５４に書き込む「記憶モード」、さらにこの記憶さ
れた情報からプリセット番地指定して条件信号群を読み
出し、演奏音を形成する「プリセット演奏モード」が存
在するものであり、特に「記憶モード」の場合には、「
パネルモード」によって操作部の設定状態と、これによ
り得られる演奏音の状態とを対比確認して、記憶すべき
条件信号の状態を定めるものである。

まず「パネルモード」の場合について説明すると、この
場合は第６図に示した指令発生部５５におけるパネルス
イッチＰＡＮＥＬのみが投入され、プリセットスイッチ
ＰＳＳｎ（ｎ＝１．２，−１２）、書き込みスイ
ッチＷＲＩＴＥは投入されない。

したがって、信号ＰＡＬは「１」で信号ＡＰＳおよびＷ
ＲＴは「０」である。

この状態では信号の，■は「０」であり、またフリップ
フロップ回路５７Ｃは信号ＦＩでリセットされている
ため信号０も「Ｏ」である。

このため、信号０，Ｏが「１」となりＡＤＤＣＬが「０
」となるものであり、さらに信号［Ｆ］は「０」、０，
０が「１」となって、制御信号発生部５７がらの出力信
号ＲＯＤが「１」となって記憶装置５４がらの出力が禁
止される状態となる。

同時にＡ／Ｄ出力停止信号Ａ／ＤＤが「０」となってＡ
／Ｄ変換器５２の出力が得られる状態とされるものであ
り、さらにＲＲＷが「１」となって記憶装置５４が読み
出し状態とされるが、前記信号ＲＯＤがｒ１」であるの
でこれは無関係となる。

このような「パネルモード」の状態において、第６図の
制御信号発生部５７のクロック発振器５７ｑにおいて、
第８図に示すようなクロック信号が発振され、リングカ
ウンタ５７ｐが計数駆動され、このリングカウンタ５
７ｐの計数値「Ｏ」に対応してＡ／Ｄ変換器５２に対
するクリア指令信号Ａ／ＤＣＬが発生され、このリング
カウンタ５７ｐの計数１循毎にＡ／Ｄ変換器５２が初
期設定される。

同時に、この信号Ａ／ＤＣＬと共にインバータ５７ｒ
の出力信号■が第８図に示すように発生され、信号Ｏが
「１」で゛あるためアンド回路５７ｎの出力ＣＫ１が
第８図のように発生され、アドレス発生器５６における
アドレス番地を１つずつ歩進するようになる。

すなわち、マルチプレクサ４９、デマルチプレクサ５８
に対するアドレス番地がシフト歩進されるようになる。

この時、リングカウンタ５７ｐの「７」「８」の計数に
対応して記憶装置５４に対する信号ＲＣＥ、さらに計数
「８」に対応してインバータ５７ｔからデマルチプレ
クサ５８に対する駆動制御信号ＤＭＥが発生される。

すなわち、マルチプレクサ４９，デマルチプレクサ５８
のアドレス歩進の直前において、信号ＤＭＥによってＤ
／Ａ変換器５３からの信号をデマルチプレクサ５８を介
して指定アドレスに出力するもので゛ある。

また、クロツク発振器５１からの前記クロツク信号ＣＫ
Ｏより充分高い周波数のクロツク信号ＣＫ２がＡ／Ｄ変
換器５２のカウンタ回路５２ａに供給され、このカウ
ンタ回路５２ａの計数値情報がラッチ回路５２ｂで
ラッチされる。

この場合、前記したようにＡ／Ｄ変換器５２は、信号Ａ
／ＤＣＬによってクリアされるものであり、このクリア
動作はマルチプレクサ４９のアドレス変換と同期して行
なわれ、したがって、Ａ／Ｄ変換器５２がクリアされた
時に、マルチプレクサ４９から新しいアナログ情報が比
較器５０に切換供給されるようになる。

例えば、Ａ／Ｄ変換器５２がクリアされた状態でマノレ
チフ゜レクサ４９のアドレスが１番目（こなったとする
と、このマノレチフ゜レクサ４９から１番目のアナログ
入力情報となるＯＭＳ’が選択導出され、比較器５０に
供給されるようになる。

この時、Ａ／Ｄ変換器５２はクリアされ、その計数値は
「０」であるため、Ｄ／Ａ変換器５３の出力アナログ情
報は「０」であり、したがって比較器５０の出力ＥＱが
「１」レベルで存在し、クロツク発振器５１が発振駆動
され、Ａ／Ｄ変換器５２のカウンタ回路５２ａが計数
歩進される。

そして、このカウンタ回路５２ａの計数歩進に伴ないラ
ッチ回路５２ｂからの出力計数値も上昇し、Ｄ／Ａ変
換器５３からの出力アナログ電圧値が第８図のようにス
テップ上昇し、その値がＯＭＳ’と一致した時に比較器
５０からの出力信号ＥＱが消滅（「Ｏ」レベルになる）
し、クロツク発振器５１の発振が停止してカウンタ回路
５２ａの計数歩進が停止する。

すなわち、信号ＥＱの消滅と共に、第８図に示すように
ラッチホールドの状態となり、Ｄ／Ａ変換器５３からそ
の時のラッチ計数値と対応したアナログ電圧情報がデマ
ルチプレクサ５８に供給されるようになる。

そして、リングカウンタ５７ｐの計数値が「８」とな
った時に信号ＤＭＥによってデマルチプレクサ５８が動
作状態に設定され、上記Ｄ／Ａ変換器５３からの出力ア
ナログ情報を、先にアドレス指定された出力信号ＯＭＳ
として出力するようになる。

そして、次のリング勿ウンタ５７ｐの計数「Ｏ」で発
生される信号Ａ／ＤＣＬでＡ／Ｄ変換器５２がクリアさ
れ、これと同時に発生する信号ＣＫＩでアドレス発生器
５６を歩進して、マルチプレクサ４９から次の入力情報
ＯＦＴ’を出力させ、またテ゛マルチフ゜レクサ５８に
おいては出力ＯＦＴを得るようにアドレス指定し、上記
同様に入力情報ＯＦＴ’をＡ／Ｄ変換器５２でデジタル
信号に変換し、Ｄ／Ａ変換器５３で再びアナログ信号に
変換して、次の信号ＤＭＥに対応してテ゛マルチプレク
サ５８から出力信号ＯＦＴを得るようにされる。

以後、信号ＣＫ１によるアドレス発生器５６の、マルチ
プレクサ４９およびデマルチプレクサ５８のアドレス歩
進によって、マルチプレクサ４９に結合される第４図に
示した操作部から各信号が順次読み取られ、テ゛マルチ
プレクサ５８からはその各信号に対応した出力信号ＯＭ
Ｓ，ＯＦＴ，・・・ＡＲＴが得られ、適宜サンプルホー
ルド回路で保持して、第１図に示した電子栗器の楽音形
或部の対応部分に導かれる。

すなわち、パネル設定される第４図に示した操作部から
の各条件信号にもとづく演奏音が、第１図に示した電子
楽器の演奏音として得られるようになるものである。

この場合、Ａ／Ｄ変換器５２でテ゛イジタル変換された
信号は、記憶装置５４にも導かれているが、前述したよ
うに記憶装置５４は信号ＲＲＷにより読み出しモードに
あるため、書き込まれることはない。

もちろん、信号ＲＯＤが「１」なので、記憶装置５４は
出力禁止の状態にあるので、読み出し情報も存在しない
。

次に「記憶モード」の場合には、制御指令部５５におい
て書き込みスイッチＷＲＩＴＥが操作さ，れ、また書き
込み情報の順位を指定するプリセットスイッチＰＳＳ
１〜ＰＳＳ１２の中の１つが操作される。

例えば、書き込み順位１番である場合には、プリセット
スイッチＰＳＳ１が投入され、エンコーダ５５ｅから
ＰＳＳ１に対応する例えば丁ｏｏｏｏｏｏＪであらわ
される６ビットのコード信号が出力され、アドレス発生
器５６に導かれる。

したがって、制御指令部５５から制御信号発生部に対し
ては、オア回路５５ｆからの出力信号ＡＰＳおよび書
き込み指令スイッチＷＲＩＴＥからの信号ＷＲＴ＝ｒ１
」が供給される。

したがって、第９図に示すように信号ＷＲＴが発生され
ると、これに対応して信号の，ｏが微分回路５７Ｑの微
分出力に対応してあらわれ、フリツプフロツプ回路５７
ｄをセットとして信号Ｏが立ち上り、信号０が反転立
ち下るようになる。

そして、微分回路５７ｆの出力により信号ＡＤＤＣＬ
が発生し、アドレス発生器５６にクリア指令を与え、初
期状態とする。

また、微分回路５７ｉの出力に対応する信号■によっ
てアンド回路５７ｍがゲート制御され、信号ｐの終了後
信号［Ｆ］が立ち上り、さらに信号Ｏが信号Ｃと共に立
ち上ってフリツプフロツプ回路５７ｆをリセット保持
するようになる。

したがって、信号Ａ／Ｄが立ち下り、Ａ／Ｄ変換器５２
が動作状態に設定されると共に、信号ＲＯＤが立ち上り
、記憶装置５４の出力の禁止状態が設定される。

また、リングカウンタ５７ｐは信号０の立ち下りに対
応する微分パルス０によってクリア設定される。

この間、クロツク発振器５７（１からは発振クロツク
信号ＣＫＯが発せられているものであり、上記信号Ｏの
立ち上り時よりリングカウンタ５７ｐは計数開始され
、その計数「０」の状態で信号のによるクロツク信号Ｃ
ＫＩが発せられアドレス発生器５６のアドレスが歩進さ
れるようになる。

すなわち、アドレス発生器５６ではマルチプレクサ４９
，デマルチプレクサ５８のアドレスを信号ＣＫ１に対応
してシフト指定すると共に、記憶装置５４に対して、エ
ンコーダ５５ｅからのプリセット位置情報に対応する
番地区分の中のアドレスを順次シフト指定するようにな
る。

すなわち、信号ＣＫ１に対応してまずマルチプレクサ４
９から入力アナログ情報ＯＭＳ’が読み出されるもので
、この情報ＯＭＳ’が比較器５０に供給され、前述した
ようにＡ／Ｄ変換器５２を駆動して、ラッチ回路５２
ｂから入力情報ＯＭＳ’に相当するテ゛イジタル情報が
得られるようになる。

そして、このデジタル情報は、リングカウンタ５７Ｉ
）の計数「７」「８」に対応して発生される信号ＲＣＥ
による記憶動作指令、およびこの信号に対応してインバ
ータ５７Ｖを介して得られる信号ＲＲＷによる書き込
み指令によって、記憶装置５４の前記指定されたアドレ
ス番地゛に書き込まれる。

以下、信号ＣＫ１の発生に対応して、マルチプレクサ４
９に対するアドレス指定が１循した状態で、このマルチ
プレクサ４９に結合されたアナログ情報ＯＭＳ’〜ＡＲ
Ｔ’の全てがデイジタル変換され、記憶装置５４のプリ
セットスイッチで指定される区分範囲に書き込み記憶さ
れるもので、この状態でフィニッシュ信号ＦＩが発生さ
れ、フリツプフロツプ回路５７ｄをリセットし、書き
込み状態から読み出し状態に反転されるようになる。

上記書き込みの場合、リング勿ウンタ５７ｐの計数「
８」に対応して信号ＤＭＥが発生し、デマルチプレクサ
５８を出力可の状態とするものであるが、信号ＲＯＤに
よって記憶装置５４の出力が禁止されるため、上記書き
込みの間は楽音形或のための出力条件信号は得られない
。

すなわち、前記「パネルモード」においては、パネル操
作部で設定された条件に対応した演奏音が電子楽器から
得られるもので、この演奏音を聴感で確認しながらパネ
ル面における操作設定ができる。

特に、上記「パネルモード」に際しては、操作部で設定
されたアナログ的条件信号をそのまま直接的に楽音形或
回路に供給することなく、「記憶モード」の場合と同様
に、設定された条件信号ＯＭＳ’〜ＡＲＴ’をデイジタ
ル信号に変換し、このデイジタル信号を再びＤ／Ａ変換
器５３でアナログ電圧信号ＯＭＳ−ＡＲＴに変換した後
に楽音形或部に供給し、楽音を形戒制御するようにして
いる。

すなわち、「パネルモード」の場合でも、記憶装置５４
に記憶すべき状態と同じデイジタル情報によって演奏音
を発生させているものであり、Ａ／Ｄ変換器５２、Ｄ／
Ａ変換器５３に変換誤差のある場合でも、「パネルモー
ド」でその変換誤差を含んだ演奏音が表現されるもので
ある。

したがって、「パネルモード」によって演奏音を確認し
ながらパネル操作を行ない、このパネル操作設定状態で
「記憶モード」に変換し、記憶装置５４にその各条件信
号を書き込み記憶するようにすれば、その記憶情報によ
って「パネルモード」？得られた演奏音を確実に再現で
きるものである。

次に、上記のようにして記憶された情報を用いて実際に
電子楽器の演奏を行なう場合の「プリセット演奏モード
」について説明する。

この場合は、制御指令部５５において、演奏音態様の種
類を選択するプリセットスイッチＰＳＳ１〜ＰＳＳ１
２の１つを選択操作し、パネルスイッチＰＡＮＥＬ、書
き込み指令スイッチＷＲＩＴＥは開路状態にする。

すなわち、制御指令部５５からは信号ＡＰＳが「１」と
してあらわれ、エンコーダ５５ｅから操作されたプリ
セットスイッチに対応するコード信号が発生される。

したがって、この状態では信号■，■，Ｏが「０」とな
り、信号０が「１」となる。

このため信号ＡＤＤＣＬが「Ｏ」となり、■が「１」と
なる。

そして信号Ｏが「０１」であるため信号［Ｆ］，０がｒ
，−となり信号０は「１」に保持される。

このため、フリツプフロツプ回路５７ｆは信号ＡＰＳ
によってセットされ、信号Ａ／Ｄが「１」となってＡ／
Ｄ変換器５２の出力が禁止される。

同時に信号ＲＯＤが「０」で記憶装置５４の出力禁止が
解除される。

また信号［Ｆ］が「０」であるため、信号ＲＲＷがｒ１
」となり、記憶装置５４は読み出し状態とされる。

この状態で第１０図で示すようにクロツク発振器５７
ｑからのクロツク信号ＣＫＯによってリングカウンタ５
７ｐが計数されるもので、このリングカウンタ５７
ｐの「Ｏ」計数に対応して信号Ａ／ＤＣＬが発生され、
同時に信号のが発生し、アドレス発生器５６を初期状態
からアドレス歩進制御するようになる。

すなわち、デマルチプレクサ５８に対して、信号ＣＫＩ
の発生により順次シフトするアドレス信号を与え、記憶
装置５４に対してはエンコーダ５５ｅからのプリセッ
ト位置情報に対応する記憶区域の中で、先頭から順次ア
ドレス番地を指定するようになる。

そして、リングカウンタ５７Ｉ）の計数に対応する信
号ＲＣＥに対応して、記憶装置５４の指定アドレス番地
から情報を読み出し、Ｄ／Ａ変換器５３でアナログ電圧
信号に変換してからデマルチプレクサ５８に供給し、信
号ＤＭＥに対応して出力するようになるもので゛ある。

すなわち、信号ＣＫ１の発生毎にテ゛マルチプレクサ５
８から、アナログ情報ＯＭＳ，ＯＦＴ，・・・ＡＲＴが
順次出力され、第１図の電子楽器の所定部に分配される
もので、この記憶装置５４からの読み出し情報に対応し
た態様の演奏音が得られるようになる。

そして、このプリセット選択された範囲の情報を読み出
し１循した時に、アドレス発生器５６内でアドレス番地
は再び初期状態にもどされる。

そして、また指定プリセットに対応する記憶情報を繰り
返し読み出し、電子楽器の楽音形或制御を継続させるよ
うにする。

以上のようにこの考案によれば、パネル設定された多数
の条件情報をプリセット選択される状態で記憶装置に書
き込み、演奏音の態様を演奏中においてプリセット選択
し、その演奏表現力を充分に発揮させることができるよ
うになるものである。

そして、特にこの考案の場合、記憶情報によって形威さ
れた楽音態様と、パネル設定した時の栗音態様を同じ状
態で設定し演奏表現できるものであり、楽音形戒のため
の多数の条件信号を可変抵抗器等で演奏音を聴きながら
設定する場合、その条件信号を記憶装置に記憶し、読み
出し使用した状態を誤差なく確実にモニタすることがで
き、この種電子楽器の楽音設定操作のためにその実用的
効果は著しいものである。

【図面の簡単な説明】

第１図はこの考案の一実施例に係る電子楽器を説明する
図、第２図は上記実施例の低周波発振回路の例を示す図
、第３図は同じく電圧判別回路の例を示す図、第４図は
上記電子楽器の楽音形戊のための各種条件信号等を設定
する操作制御指令部を説明する図、第５図は上記各種条
件信号等の記憶処理制御部を説明する構或図、第６図は
上記記憶処理制御部をより具体的にして示す図、第７図
は同じく信号変換部を取り出して示す図、第８図乃至第
１０図はそれぞれ上記制御部におけるパネルモード、記
憶モード、プリセット演奏モードにおける作用を説明す
るための信号波形図である。１１・・・鍵盤回路、１２・・・電圧制御型可変周波数
発振器、１３・・・波形整形回路、１４，１６，１
９，３４，４１，４６・・・選択ゲート回路、１
５・・・電圧制御型可変フィルタ、１７・・・電圧制御
型可変利得増幅器、２１，３８，４５・・・制御信
号発生回路、２３，３３，３５，３７，４２，
４４，４７・・・電圧判別回路、４９・・・マルチ
プレクサ、５０・・・比較器、５１・・・クロツク発振
器、５２・・・Ａ／Ｄ変換器、５３・・・Ｄ／Ａ変換器
、５４・・・記憶装置、５５・・・制御指令発生部、５
６・・・アドレス発生器、５７・・・制御信号発生部、
５８・・・デマルチプレクサ。

Claims

【実用新案登録請求の範囲】

鍵操作に対応した音源信号を発生しこの音源信号を音色
形戒して楽音信号とする楽音形或回路と、この楽音形或
回路で形或される楽音信号の態様を設定する複数の電圧
情報信号をそれぞれ発生する複数の可変電圧発生器と、
記憶装置とを備え、上記複数の可変電圧発生器それぞれ
がちの電圧情報信号をマルチプレクサによって順次選択
してデイジタル信号に変換した後上記記憶装置に順次書
き込むと共に、上記記憶装置の記憶情報．を順次読み出
してアナログ信号に変換した後テ゛マルチプレクサによ
って上記楽音形或回路に分配供給するようにした電子楽
器において、入力されるデイジタル信号をアナログ信号
に変換するＤ／Ａ変換手段と、このＤ／Ａ変換手段の出
力アナログ信号と前記マルチプレクサからの電圧情報信
号とを比較してその一致を検出する比較手段と、クロッ
ク信号にしたがって計数動作を行ないその計数値情報を
上記Ｄ／Ａ変換手段に供給するテ゛イジタル計数手段と
を設け、上記比較手段が一致を検出したときの上記計数
手段の計数値情報を前記記憶装置に書き込み情報として
供給すると共に、上記計数手段の計数値情報と共に前記
記憶装置がらの読み出し情報を上記Ｄ／Ａ変換手段に導
き、そのアナログ出力信号を前記デマルチプレクサに供
給するようにしてなり、上記Ｄ／Ａ変換手段には上記計
数値情報および上記読み出し情報の一方を切換選択して
供給するようにしたことを特徴とする電子楽器の楽音設
定装置。