JPS5992691A - ノンリニヤエンフアシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は稠密記録できるＶＴＲ装置のクロマエンファシ
ス回路等に適用されるノンリニヤ１７７１７７回路に関
する。

（ロ）従来技術 ＶＴＲ装置は小型化を志向してますます稠密記録される
傾向にあシ、最近仕様の発表されている通称８ミリビデ
オでは、ロングプレイモードでビデオトラックのトラッ
クピッチが１０．５μｍ（尚、β■では１９．５μｍ）
と極めて小さくなっている。また、ビデオトラックはオ
ーバーラツプ記録されていてしかも■アライメントがと
れていない。これらの事実はクロマ信号のＳ／Ｎを十分
に得るためには不利に作用する。従って、クロマ信号の
Ｓ／Ｎを改善するために、記録時にクロマ信号に対して
ノンリニヤなエンファシスを付与シ、再生時にこのエン
ファシスに見合うディエン７１シスを付与する記録再生
方式が提案されている。

ここで、エンファシス特性に着目して言えば、ＡＭ変調
されているクロマ信号の上下各側帯波に対してエンファ
シス量が対称に付与される必要がある。しかるに、現在
提案されている第１図に示すエンファシス回路にクロマ
信号を付与すると第２図に示す如くエンファシス量が非
対称となる。第２図は横軸に周波数（センタ周波数ｆＯ
：６．５８ＭＨｚ　；　スバｙ周波数：　１ＭＨｚ　）
、縦軸に出力レベルを示しておシ、バラメータは入力信
号レベル（Ａ％Ｂ、　Ｃはそれぞれ入力ＯｄＢ、−１０
ｄＢ、−２０ｄＢ）である（以下の周波数特性図につい
ても同じ）。図示の如く、各入力レベルともエン７７シ
ス量がセンタ周波数に対して非対称になっている。これ
は、第１図のクロマエン７１シス回路では、初段のトラ
ンジスタ（Ｑ３）のコレクタに、トラップ回路（Ｔ）及
びリミッタ回路（ＬＭ’）の十うンジスタ（Ｑ４）が接
続されていて、それらの容量分によシ、低周波域に比べ
て高周波域のゲインが減少するからと認められる。そし
て、この非対称性をなくすことはトラップ回路のトラッ
プ周波数が決められているので一般には困難である。ま
た、トラップ回路を小型チップ化した部品で構成すると
この傾向が著しい。

ところで、この非対称性を再生時にヘッド出力を増巾す
るために使用するプリアンプの周波数特性の補正のみで
修正しようとすると、ある入力レベル（例えば−２０ｄ
Ｂ）に対しての対称性を得るように調整することができ
るが、この調整の結果全ての入力レベルの信号に対して
同じ様に高い周波数での振幅補正が働らくため、第２図
の特性゛でそれほど非対称性が強くなかったＱｄＢ入力
、−１３ｄＢ入力に対しては却って不都合が生じる。

（ハ）発明の目的 末完ａｍ／ンリニャエンファシス回路のエンファシス量
をセンタ周波数（キャリア周波数）に対して左右対称に
なるようにしようとするものである。

に）発明の構成 本発明はクロマ信号のエンファシスに供するリミタ回路
のりミタレペルに周波数特性を持たせること、さらに言
えば主としてトラップ回路によってもたらされる高周波
域におけるゲインの低下を、リミタ回路のリミタの効き
王台を高域へ行く程低下させて（これはエンファシス特
性としては高域側のゲインを上げることに相当する）補
償することを特徴とするものである。この補償は、具体
的にはリミタ回路を構成するだめの相互に逆並列に接続
された１組のダイオードの両端間に適当な値のコンデン
サを付設することで実現できる。

（ホ）実施例 第４図は本発明回路を備えるＶＴＲ装置の主としてクロ
マ信号の伝送系を示すものであシ、第５図は本発明のノ
ンリニヤエンファシス回路の回路構成図、第６図は同回
路出力の周波数特性図である。また第７図はプリアンプ
の回路構成図、第８図は同回路出力の周波数特性図でお
る。

第４図において（１）は記録系、１）は再生系である。

記録系（Ｉ）は入力端子（１）と、プリアンプ（２）と
、ノンリニヤ１７７１７７回路（３）と、低域変換回路
（４）と、記録アンプ（５）と、録再切換スイッチ（６
）と、磁気ヘッド（７）を備え、一方再生系（Ｉ）はス
イッチ（６）出力を受けるプリアンプ（８）と、高域変
換回路（９）と、ノンリニャディエンフ１シス回路（１
０）と、出力端子Ｑｌ１トを備えている。記録系（１）
と再生系１）とは周知の通）相補的であるので以下記録
系に付いて述べる。

入力端子（１）には標準のカラーテレビジ、ン信号の色
副搬送波信号が入力される。ＮＴ８Ｃ！方式では公称ろ
、５８ＭＨｚの副搬送波を直角２相変調してなるもの（
以下これをクロマ信号という）である。プリアンプ（２
）はこのクロマ信号を増巾するものであシ、第８図に示
す如（ＱｄＢ、−１０ｄＢ、−２３ｄＢの各入力に対し
てそれぞれ特性Ａ、Ｂ、０に示す高域強調特性を持たせ
ている。このプリアンプ（２１は後述のノンリニヤエン
ファシス回路出力がセンタ周波数（３，５Ｂｍｎｚ）で
各入力に対してＱｄＢとなるようにレベル調整するもの
で、一般には高域強調特性をもたせる必要はないが本実
施例では調整作業の簡易化を配慮してノンリニヤ１７７
１７７回路（３）における高域増強を分担させるように
している。

第７図はこのプリアンプ回路（２）の回路配線図であ夛
、トランジスタ（Ｑｌ　）　（Ｑ２　）は２８Ｃ９３０
で、抵抗Ｒ１〜Ｒ７はそれぞれ４．７Ｋ、１．５に、６
．８に、５００，５６０．４．７に１１．２にΩテ、コ
ンデンサＣ１は１０３μＦ、コイルＬｌは４７μＨで６
る。ノンリニヤ１７７１７７回路（３）はプリアンプ回
路（２）出力を入力して、第６図に示す出力を呈するも
のである。上記各入力に対して特性Ａ、Ｂ、Ｃに示す如
く、センタ周波数（３，５８ＭＨ２）に対して対称な出
力を呈するように動作するものである。

第５図はこのノンリニヤエンファシス回路（３１（２）
回路配線図である。この回路の基本構成は第１図に示す
ものと同じで、本実施例ではリミタ回路を構成する逆並
列に接続された１組のダイオードに、並列にコンデンサ
（０４）　（容量値２ＰＦ）を付設していることに特徴
を有するものである。第５図において、（Ｑ３）は入力
端子（ＩＮ）からのクロマ信号を増巾するトランジスタ
、（Ｔ）は浮遊容量と合わせてセンタ周波数をトラップ
するトラップ回路、（ＬＭ）は１組の逆並列に接続され
たダイオード（ＤＩ）（Ｄ２）、チョークコイル（Ｌ４
）、及び周波数特性補正用コンデンサ（Ｃ４）を含むリ
ミタ回路、（Ｑ４）（Ｑ５）はリミタレベルを入力信号
レベルに応じて制御するトランジスタ、（Ｑ６）はバッ
フ１アンプを構成するトランジスタである。ここでトラ
ンジスタ（Ｑ３）のコレクタに接続された分割抵抗（几
ｕ）　（Ｒ１２）、コンデンサ（Ｃ２）、トラップ回路
（Ｔ）、及びトランジスタ（Ｑ４　）　（Ｑ５　）を含
むリミタ回路（Ｌｍ）は入力信号に対してダイナミック
に負荷を変動させ、結果としてトランジスタ（Ｑ６）に
第６図に示す周波数特性を有するノンリニヤエンファシ
ス信号を導出するように作用する。各トランジスタ（Ｑ
３）〜（Ｑ６）は２８０９３０、ダイオード（ＤＩ）（
Ｄ２）は１８１９２５であシ、バイアス抵抗（Ｒ８）〜
（Ｒ１６）は４．７Ｋ、６．１，３［］０．６８０．２
２０．２７．３゜０１１００、及び３００Ωであシ、コ
イル（Ｌ２）〜（Ｌ４）はそれぞれ２７０μ、１１０μ
、２７０μＨであシ、更にコンデンサ（０２）　（０３
）は１０３μ、１３ＰＦである。

このノンリニアエンフ１シス回路（３１はリミタ回路（
ＬＭ）内にコンデンサ（Ｃ４）を含んでおシ、そのため
高い周波数はどリミッタの効き王台が低下する。従い、
本回路（３）の特性としては高域側のゲインを上げるこ
とになシ、第１図の回路における第２図に示すような高
域低下を補償して、第６図に示す如く各入力に対してＡ
％Ｂ、Ｃに示すセンタ周波数に対して対称性のある出力
を呈する。

低域変換回路（４）及び以降の回路構成は一般のＶＴＲ
装置にとって周知のものであシ説明を省略する。本実施
例では、低域変換前のクロマ信号に付いてノンリニヤエ
ンファシスを付与するようにしているが、低域変換後の
クロマ信号に付いて同様なノンリニヤエンファシスを付
与するようにしても艮い。

（へ）発明の効果 本発明はリミタ回路を構成する逆並列に接続された１組
のダイオードに並列にコンデンサを付設しているので、
これを備えない一般のノンリニヤ１７７１７１回路にお
ける非対称性を極めて簡単に解消することができ有用で
ある。

【図面の簡単な説明】

ノ　第１図は従来のノンリニヤエン７アシス回路ノ構成
図、第２図は同回路の周波数特性図、第６図は１改善例
の周波数特性図である。第４図は本発明回路を備えるＶ
ＴＲ装置のブロック図、第５図０ は本発明のノンリニヤ１７７１７１回路の回路構成図、
第６図は同回路出力の周波数特性図である。 第７図はプリアンプの回路構成図、第８図は同回路出力
の周波数特性図である。 主な図番の説明 （ＬＭ）・・・・・・リミタ回路、（Ｔ）・・・・・・
トラップ回Ｌ１４）・・・・・・コンデンサ。 派 −５１５− 第６図 ヌへ°ン周波敷１．０ＭＨＪ！ 第７図 第８図 ７メンＭ５１！ＩＫ　１ＭＨｚ　　　’↑手　　続　　
補　　正　　書（自発） 昭和５８年１り／２日 １、−ｐＴ＋の表示 昭和５７年特許願第２ｏｓ２ｑ＄ ２、発明の名称 ノンリニヤエンファシス回路 三をする者 特許出願人 住所　守口市京阪本通２丁目１８番地 名称（１８８）三洋電機株式会社 代表者　井　植　　　薫 ４、代理人 住所　守口市京阪本通２丁目１８番地 連絡先：電話（東京）８３５−１１１ト特許センター駐
在鎌田５、補正の対象 （１）明細書の「発明の詳細な説明」の欄６、補正の内
容 （１）明細書第３頁第１６〜第１７行を以下の通り補正
する。 「ところで、この非対称性をプリアンプの周波数時」 （２）同第６頁第８行の、「ＱｄＢＪを、「ゲインがＯ
ｄＢ」と訂正する。 （３）同第８頁第１２〜第１４行を以下の通り補正する
。 ［）、（ル４）は何れも２７０μＨであり、更にコンデ
ンサ（Ｃ２）は０．０１μ’　、（Ｌｓ）（Ｃ５）は副
搬送波周波数（３，５８ＭＨｚ）、に共、振するトラッ
プ回路である。」 以上

Claims (1)

【特許請求の範囲】
1. （１）入力信号の付与される入力端子と、この入力端子
   からの入力信号をその入力信号レベルに応じてリミタレ
   ベルを変化させるリミタ回路及び該入力信号のセンタ周
   波数をトラップするトラップ回路に付与してノンリニヤ
   エンファシス信号を形成スる回路と、このノンリニヤエ
   ンファシス（１を導出する出力端子とを備えてなるノン
   リニヤ１７７１７７回路において、前記リミタ回路は互
   いに逆並列に接続された１組のダイオードに並列にコン
   デンサを付設していることを特徴とするノンリニヤエン
   ファシス回路。