JPH0572746B2

JPH0572746B2 -

Info

Publication number: JPH0572746B2
Application number: JP57203748A
Authority: JP
Inventors: Shinichi Oofuji; Tetsuo Hosoya
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1982-11-22
Filing date: 1982-11-22
Publication date: 1993-10-12
Also published as: JPS5994439A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、半導体集積回路に用いて好適の半導
体装置及びその製造方法に係り、特に、食刻側面
形状が基板表面に対して垂直状のゲート電極部と
テーパー状の配線部とを連続した、かつ、同一の
金属膜面に有する半導体装置及びその製造方法に
関するものである。

〔従来技術〕

従来、高密度化した半導体集積回路の電極・配
線は、ドライ・エツチ法を用いて、その食刻側面
形状が基板表面に対して垂直状またはテーパー状
となるように形成されてきた。ドライ・エツチ法
は、不活性ガスまたは反応性ガスにより形成され
たガス・プラズマ中で電極・配線用材料をエツチ
ング（食刻）するもので、その加工形状から、被
加工膜の食刻された側面が基板表面に対して垂直
になるもの（以下その形状を垂直状と呼び、この
方法を垂直エツチ法と呼ぶことにする）と、側面
形状が基板表面に対してテーパー状に傾斜したも
のとなるテーパー・エツチ法の２種類の大別でき
る。

以下に、電極・配線用材料として高融点金属の
Mo（モリブデン）を用いてMOS型集積回路のワ
ード線を形成する場合を例にとつて、従来の電
極・配線の加工形状及びその加工技術について説
明する。なお、ここで言うワード線とは、MOS
型集積回路におけるスイツチング用MOSトラン
ジスタのゲート電極と、ゲート電極へ電圧を印加
するための電源からの配線とを指し、同一材料の
同一層で形成されている。従つて、ワード線は、
ゲート電極部と配線部の連続する２つの部分から
構成されていることになる。

第１の従来例として、ワード線の形成に垂直エ
ツチ法を用いた場合について、素子間分離用Si酸
化膜の上にMoワード線の配線部を製作する工程
をとり上げ、その一部を取り出して図面で説明す
る。第１図ａ〜ｄは上記従来の半導体装置の配線
の製造工程説明図である。まず、第１図ａに示す
ように、Si基板１の表面に分子間分離用Si酸化膜
２を形成すう。次に、第１図ｂに示すように、ゲ
ート酸化後（ゲート酸化膜の図は省略）、配線用
のMo薄膜３をスパツタ法または電子ビーム蒸着
法で堆積させる。その上に、第１図ｃに示すよう
に、レジスト・パターン４を、レジストを塗布し
た後にパターンを掛いたマスクを用いて露光、現
像等を行うことにより、形成する。次に、第１図
ｄに示すように、例えばアノード結合方式の平行
平板電極型プラズマ・エツチング法を用いて
CCl₄とO₂の混合ガス・プラズマ中でMo薄膜３を
エツチングし、Moワード線配線部５を形成す
る。その後、プラズマ・アツシヤーを用いてレジ
スト・パターン４を除去することによりMoワー
オ線配線のパターンができる上る。この後の工程
としては、逗子はされていないが、MOSトラン
ジスタ形成のためのイオン注入とアニール、層間
絶縁膜形成、２層目配線形成等の工程が続いてワ
ード線の配線部ができ上る。

このようにして形成したMoワード線配線部５
の側面形状は、平行平板電極型プラズマ・エツチ
ング法の特徴により、下地のSi酸化膜２の表面に
対して垂直状となり、かつ、サイド・エツチング
が少ないためにレジスト・パターンに対する寸法
変化が小さく、高い加工精度を示す。しかし、こ
のMoワード線の状に層間絶縁膜を形成し、さら
にその上にAl等からなる第２層目配線を形成し
た場合には、Moワード線の側面の急峻な段差形
状が層間絶縁膜表面にも反映する。従つて、この
段差部分で第２層目配線も十分な膜厚を保持でき
ず、断線もしくはそれに至らずとも膜厚が減少し
たことによる抵抗増大を生じやすくなるという欠
点を生ずる。また、層間絶縁膜の側面には逆テー
パー上のオーバーハング部を生じるため、この部
分でAlのエツチ残りが生じやすく、これが第２
層目配線の短絡の原因となる。

一方、上記Moワード線配線部５と同時に形成
される垂直状の側面を持つMoワード線のゲート
電極部は、ソース、ドレイン領域とゲート電極と
の位置合わせを自動的に行なういわゆるセルフア
ライン・ゲートとして活用される。即ち、ゲート
電極部はソース、ドレイン領域を形成するための
イオン注入のマスクに利用され、その垂直状の側
面形状と高い加工精度により、ソース、ドレイン
間のチヤネル長（ゲート電極の下のSi基板表面近
傍のソース領域の端からドレイン領域の端までの
距離）を再現性良く高精度に決定できる。チヤネ
ル長のばらつきは、MOSトランジスタの重要な
特性であるしきい値電圧（ゲート電極の下のSi基
板表面近傍にチヤネルを形成するのに必要なゲー
ト電極への印加電圧）の変動の原因となる。従つ
て、レジスト寸法からのパターン変化を小さく制
御できる垂直エツチ法は、ゲート電極部の加工に
適している。

第２の従来例として、ワード線の形成にテーパ
ー・エツチ法を用いた場合について、Moワード
線のゲート電極部を製作する工程をとり上げ、そ
の一部を取り出して図面で説明する。第２図ａ〜
ｅは上記ゲート電極の製造工程説明図である。ま
ず、第２図ａに示すように、Si基板１の表面に素
子間分離用Si酸化膜２を形成する。次に、第２図
ｂに示すように、ゲート酸化膜６を形成した後、
スパツタ法または電子ビーム蒸着法を用いてMo
薄膜３を堆積させる。その後、第２図ｃに示すよ
うに、露光条件の制御により側面にテーパーを付
けたレジスト・パターン４１を形成する。次に、
第２図ｄに示すように、イオン・エツチング法に
よりMo薄膜３をエツチングして、テーパー状
Moゲート電極７を形成する。このとき、側面に
テーパーを付けたレジスト・パターン４１もエツ
チングされ、ほぼその傾斜角を保持したまま細つ
たレジスト・パター４２となる。ただし、エツチ
ング前のレジスト・パターンの側面にテーパーが
無い場合には、このようにレジスト・パターンが
細まることは無い。このエツチング法は、Mo薄
膜のエツチングに伴なつてレジスト・パターン自
身もエツチングされて細まることを利用し、ゲー
ト電極のテーパー形状を得るものである。次い、
第２図ｅに示すように、Si基板１と反対の伝導型
を示す不純物イオンをテーパー状Moゲート電極
７をマスクにして注入し、MOSトランジスタの
ソース領域８及びドレイン領域９を形成する。そ
の後、温度1000℃のアニールをして不純物の活性
化を行なう。

しかし、このようにして形成したMoワード線
ゲート電極部では、テーパー・エツチ法の特徴に
より、エツチング後のゲート電極幅Ｗ２がエツチ
ング前のレジスト・パターン幅Ｗ１に比較して狭
くなるという欠点がある。このＷ１からＷ２への
減少量を精度よく制御するのは困難である。さら
に、テーパー状Moゲート電極７のソース、ドレ
イン領域８，９に接する裾の部分では、イオン注
入に対する十分なマスク性が得られず、不純物イ
オンが透過してSi基板１にまで達し、この結果、
ソース領域８とドレイン領域９との間のチヤネル
長を精度良く制御するのが困難となり、トランジ
スタ性能が劣化するという欠点を生ずる。

一方、上記テーパー・エツチ法で形成したワー
ド線では、側面がテーパー状であるために、垂直
エツチ法を使用した場合に生ずる第２層目配線の
断線等の問題は起こりにくい。

以上説明したように、MOS型集積回路のワー
ド線の側面形状は、ゲード電極部では下地の基板
表面に対して垂直状であることが、配線部ではテ
ーパー状であるころが望ましい。しかしながら、
従来のMOS型集積回路では、ワード線として垂
直状のゲート電極部とテーパー状の配線部とを同
時に有するものはなく、また、従来のエツチング
法では、垂直状とテーパー状の両側面形状を同時
に形成することはできない。

〔発明の目的〕

本発明の目的は、従来技術での上記した諸問題
点を解決し、電極・配線の側面形状としてテーパ
ー状及び垂直状の両形状を同一金属膜面内に有す
る半導体装置と、上記両側面形状を同時に形成す
る製造方法とを提供することにある。

〔発明の概要〕

本発明の特徴は、上記目的を達成するために、
上層の酸素濃度が下層に比べて高い上下２層構造
金属膜を半導体基板上に形成する工程と、上記２
層構造金属膜のうちの一部の上層のみに第１のパ
ターニングを行なう工程と、次に全面を対象に第
２のパターニングを行なうことにより、上層を有
する金属膜の下層食刻側面を基板評表面にテーパ
ー状に、上層を有しない金属膜の下層食刻側面を
基板表面に垂直状に形成する工程とを含む製造方
法とすること、及び基板表面に対して垂直な側面
形状を有する金属ゲート電極部と、このゲート電
極部と連続かつ同一の金属膜からなるテーパー状
の側面形状を有する配線部とを備えた半導体装置
とすることにある。

〔発明の実施例〕

第３図は、本発明の実施例としてワード線に
Moを用いた場合のMOS型集積回路のメモリ・セ
ル部の要部断面図及び平面図を示す。なお、説明
の便宜上、図中ではパシベーシヨン膜等を省略
し、簡略化してある。第３図ａは第３図ｃに示し
た平面図のMoワード線配線部のAA′に沿つた断
面図を示し。１はSi基板、２は素子間分離用Si酸
化膜、６はゲート酸化膜、８はソース領域、１５
はMoワード線配線部のMo配線下層部、１６は
Moワード線配線部のMo配線上層部、４３はMo
キヤパシタ電極下層部、４４はMoキヤパシタ電
極上層部、１８はAl配線をそれぞれ示す。Mo配
線下層部１５の側面形状はテーパー状となつてい
る。また、Moキヤパシタ電極下層部４３も側面
がテーパー状であり、Al配線１８はこれらのテ
ーパー状側面部を容易に越えることができる。第
３図ｂは、第３図ｃに示した平面図のMoワード
線ゲート電極部のBB′に沿つた断面図を示し、１
はSi基板、２は素子間分離用Si酸化膜、６はゲー
ト酸化膜、８はソース領域、９はドレンイ領域、
１４はMoゲート電極、１７は層間絶縁膜、１８
はAl配線、４３はMoキヤパシタ電極下層部、４
４はMoキヤパシタ電極上層部をそれぞれ示す。
Moゲート電極１４の側面形状は基板表面に垂直
状であり、これにより、チヤネル長が高精度に決
定される。第３図ｃはメモリ・セル部の平面図を
示す。Moワード線は、側面が垂直状のMoゲー
ト電極１４とMo配線上層部１６及びその下のテ
ーパー状のMo配線下層部１５とから成り、Mo
ゲート電極１４とMo配線下層部１５は連続した
同一のMo膜よりなる。従来は、Moワード線の
ゲート電極部の側面及び配線部の側面は、共に垂
直状であるかまたは共にテーパー状であつた。し
かし、本発明においては、第３図ｃに示すよう
に、１本のワード線の側面形状が場所により異な
る。これらの特徴の作用及び効果については、次
の製造方法の項でさらに詳しく述べる。

第４図は、本発明の製造方法の実施例を説明す
る図で、Moをワード線として用いるMOS型集積
回路の製造工程要所における半導体装置の断面図
である。なお、説明の便宜上、ゲート電極部と配
線部を同一案面図上に示すものとする。まず、第
４図ａに示すように、Si基板１の表面に素子分離
用Si酸化膜２を形成する。次に、第４図ｂに示す
ように、ゲート酸化膜６を形成する。その後、こ
れらのSi酸化膜２及びゲート酸化膜６の上に、ス
パツタ法を用いて7.5×10^-3Torrの圧力のArガス
中で膜厚4000Å、含有酸素濃度3atomic％の低酸
素濃度Mo層１０を形成する。本発明実施例では
この次の工程が従来と異なる。即ち、従来は、こ
の低酸素濃度Mo層１０のみを電極・配線膜とし
て用い、このMo層の上に直接ホト・レジスト等
のマスク材料を塗布し、レジスト・パターンを形
成していた。しかし、本発明実施例においては、
上記の低酸素濃度Mo層１０を堆積させたのと同
一のスパツタ装置内で、さらに酸素ガスを同装置
内に導入して、連続してMo膜の堆積を進め、含
有酸素濃度が20atomic％で膜厚が1000Åの高酸
素濃度Mo層１１を形成する。さらに第４図ｃに
示すよに、ワード線の配線部となる部分に第１の
レジスト・パターン１２を形成する。次に、第４
図ｄに示すように、アノード結合方式の平行平板
電極型プラズマ）・エツチング法を用いて、CCl₄
とO₂の混合ガス中で、CCl₄ガスの流量15scc／
min、O₂ガスの量流35scc／min、圧力0.2Torrの
条件下で高酸素濃度Mo層１１をエツチングし、
その後、第１のレジスト・パターン１２を除去す
る。

この後は、従来の工程と同様に、第４図ｅに示
すように、ワード線のゲート電極部となる部分及
び配線部となる部分の両方に、第２のレジスト・
パターン１３を形成する。その後、第４図ｆに示
すように、前述と同じ平行平板電極型プラズマ・
エツチング法を用いて、高酸素濃度Mo層１１及
び低酸素濃度Mo層１０を連続してエツチングす
ることにより、垂直状の側面形状を有するMoゲ
ート電極１４、テーパー状の側面形状を有する
Mo配線下層部１５及びMo配線上層部１６を形
成する。その後、第４図ｇに示すように、レジス
ト・パターンを除去してからMoゲート電極１４
をマスクにして、Si基板と反対の伝導型を示す不
純物イオンを注入し、MOSトランジスタのソー
ス領域８及びドレイン領域９を形成し、さらにア
ニールを行なつて注入不純物を活性化する。次
に、第４図ｈに示すように、層間絶縁膜１７を堆
積させる。次に、第４図ｉに示すように、ソース
領域８及びドレイン領域９上の層間絶縁膜１７に
コンタクト・ホールを開けた後、２層目のAl配
線１８を形成する。以上の工程により、MOS型
集積回路のMoゲート電極部及びMo配線部の主
要な構造を得ることができる。なお、実施例で
は、Mo配線上層部１６を残してそのまま配線に
用いたが、第４図ｇの工程で、前記プラズマ・エ
ツチング法により除去しても良い。この場合、マ
スクを用いずとも他の材料とのエツチング速度の
違いから選択的に除去できる。例えば、CCl₄ガ
スの流量33scc／min、O₂ガスの流量16scc／
min、圧力0.2Torr、RF（Radio Frequency）電
力200Wの条件では、高酸素濃度Mo（20atomic
％）の低酸素濃度Mo（3atomic％）に対するエツ
チング速度の比は2.5、またSi酸化膜２に対する
エツチング速度の比は100以上である。

このようにして形成したMoワード線の第１の
特徴は、Moゲート電極１４が下層の低酸素濃度
層のみから構成されているため、その側面形状が
垂直状となることである。これは、垂直エツチ法
の１つである平行平板電極型プラズマ・エツチン
グ法の特徴によるものである。また、サイド・エ
ツチングが少なく、レジスト・パターンに対する
寸法変化も小さいなど高い加工精度を示す。従つ
て、イオン注入のマスクに用いた場合に、チヤネ
ル長を高い精度で制御できるという長所が得られ
る。また、側面垂直状であることから、テーパー
状のゲート電極で見られるゲート電極の裾部分で
の注入イオンの基板側への漏れは生じない。さら
に、本実施例では、ゲート電極部のMoの膜厚を
4000Åと厚くしているため、例えば加速エネルギ
ー100KeVのAsイオンをドース量４×10¹⁵cm^-2と
して注入しても、マスクとなるゲート電極は、
Asイオンを完全に電極中で阻止できる。

本実施例により形成したMoワード線の第２の
特徴は、Mo配線像層部１６の側面がMo配線下
層部１５の側面より、より内側に形成され、か
つ、Mo配線下層部１５の側面がテーパー状とな
ることである。このような形状が形成さる原因の
１つは、第５図に示すように、本実施例のエツチ
ング法を用いた場合に、CCl₄とO₂の混合ガスの
プラズマに対して低酸素濃度Mo膜と高酸素濃度
Mo膜とでエツチ・レートが異なることである。
第５図は、混合ガスの全ガス流量に対するO₂ガ
スの量流比をパラメータにしているが、いずれの
流量比の場合にも、Mo膜中の酸素濃度の上昇と
共にエツチ・レートが増大している。第６図は、
テーパ角、即ちテーパー状のMo配線下層部の側
面と下地表面とでなす角、と高酸素濃度Mo層の
含有酸素濃度との関係を示す。ただし、高酸素濃
度Mo層の膜厚を1650Åとし、その下層の低酸素
濃度Mo層の膜厚を1650Å、含有酸素濃度を
3atomic％とした場合である。この図より、高酸
素濃度Mo層の含有酸素濃度を3atomic％から
20atomic％まで高めることにより、テーパー角
を90度から40度まで低減できることがわかる。こ
ようにして形成したMo配線では、Mo配線側面
を覆う層間絶縁膜１７の形成もMo配線側面のテ
ーパー形状を反映してほぼ同じテーパー角を示
す。従つて、この層間絶縁膜１７の上に形成され
るAl配線１８においても、Mo配線側面の上を、
下地の層間絶膜膜１７の表面形状を反映してテー
パー角を持たせて覆うことができる。これによ
り、垂直状の側面を有するMo配線を覆う場合に
比べて、Al配線のMo配線側面上での断線確率及
び断線に至らずとも抵抗増大及びAl配線の短絡
等の現象は、著しく改善される。また、上記した
断線等を起こすことなく、Mo配線の膜厚を従来
より増すことができ、これにより配線の抵抗が減
少し、回路の動作を高速化できる利点がある。

以上の実施例で説明したように、本発明を適用
したMOS型集積回路のMoワード線では、ゲート
電極部の側面を垂直状とすることができるため
MOSトランジスタの性能に利点を有し、同時に
配線部の側面をテーバー状とすることができるた
め多層配線を行なう場合の交差部分の性能に利点
を有する。

なお、本実施例では、MOS型集積回路のワー
ド線について示したが、電極・配線とに同一金属
膜面内に垂直状及びテーパー状の２種類の側面形
状を同時に有することを必要とする半導体装置及
びその製造に対しては、MOS型やSi半導体に限
定されることなく適用可能である。また、本実施
例では、電極・配線用金属としてMoを用い、エ
ツチング法としてアノード結合方式の平行平板電
極型プラズマ・エツチング法を用いたが、膜中へ
酸素を添加することによりエツチ・レートが高く
なる金属とエツチング法の組合せを用いれば、他
の金属及びエツチング法を用いても、実施例の場
合と同様に本発明の適用が可能である。平行平板
電極型プラズマ・エツチング法を用いる場合に
は、Mo以外にＷまたはCrを用いても、実施例の
場合と同じ効果を得ることが可能である。

以上では、電極パターン及び配線パターンにつ
いて説明したが、垂直状側面の形成による地点は
重ね位置合せ用マークパターンにも適用できる。
IC製造工程では、周知のように、素子間分離パ
ターン形成から配線パターン形成に至る複数の層
（一層ゲート構造では素子間分離、ゲート電極、
スルーホール、配線各パターン形成）が、それぞ
れ前層で形成されたパターンに対して定められた
位置に形成される。このために通常、各層に次層
のレジストパターン形成に必要な重ね位置合せマ
ークパターンを形成して残すことが行なわれる。
素子の微細化とともに位置合せ精度（許容される
位置ズレ寸法）が厳しくなるので、重ね位置合せ
パターン形状の制御が重要である。即ち、重ね位
置合せパターンがテーパー状側面を有する場合
は、パターンエツジラインの鮮明度が失なわれる
ことになり、次層パターン形成の際し、合せパタ
ーンの正確な位置出しが困難となる。例えば、紫
外線露光法によるレジストパターン形成では、パ
ターン側面がテーパー状になるため、パターンエ
ツジを明確に識別できないことにより正確な位置
合せが困難となり、また、電子ビーム描画法で
は、合せマークパターンでの電子スキヤン照射に
よるマーク検出の際に、テーパー部での電子散乱
によりパターンエツジ検出が不正確となり、重ね
位置合せに大きな誤差を生じることになる。これ
に対し、本発明では上述した実施例の場合と同様
に、第４図ｃに示した工程において重ね位置合せ
パターン領域（図示せず）でレジストが除去され
るパターン１２を形成するようにすれば、第４図
ｆにおいて、テーパーのない垂直状側面を有する
合せマークパターンが得られることになり、重ね
位置合せにおける問題点を排除できる。

〔発明の効果〕

以上説明したように、本発明によれば、半導体
装置における金属電極・配線の側面形状を共に垂
直状にするかまたは共にテーパー状にする従来方
式に対して、上層の酸素濃度が下層に比べて高い
上下２層構造金属膜を堆積し、この金属膜のうち
のゲート電極部となる部分の上層を予め除去した
後に電極・配線用パターニングを行なうことによ
り垂直状ゲート電極とテーパー状配線とを同一膜
面内に同時に形成させることが可能となり、これ
により、配線部のテーパー状の側面形状は、その
配線の上にさらに層間絶縁膜をはさんで形成され
る第２層目の配線に対して、配線の側面の段差を
越える部分で生ずる断線及び抵抗増大を著しく緩
和させる効果があり、また同時に形成さるゲート
電極部の垂直状の側面形状は、配線部のテーパー
形状を保持したまま電極の線幅を高精度に規定す
ることができ、MOS電極としてソース・ドレイ
ン形成のためのイオン注入のマスクに使用するよ
うな場合にはチヤネル長の高精度な制御を可能に
する効果がある。

【図面の簡単な説明】

第１図及び第２図は電極・配線の従来の製造工
程を説明するための半導体装置の要部拡大断面
図、第３図は本発明による半導体装置を説明する
ためのメモリ・セル部の要部断面図と平面図、第
４図は本発明による電極・配線の製造工程を説明
するための半導体装置の要部拡大断面図、第５図
はMo膜中の酸素濃度とエツチ・レートとの関係
を示す特性図、第６図は高酸素濃度Mo層の含有
酸素濃度とテーパー角との関係を示す特性図であ
る。符号の説明、１……Si基板、２……素子間分離
用Si酸化膜、３……Mo薄膜、４……レジスト・
パターン、５……Moワード線配線部、６……ゲ
ート酸化膜、７……テーパー状Moゲート電極、
８……ソース領域、９……ドレイン領域、１０…
…低酸素濃度Mo層、１１……高酸素濃度Mo層、
１２……第１のレジスト・パターン、１３……第
２のレジスト・パターン、１４……Moゲート電
極、１５……Mo配線下層部、１６……Mo配線
上層部、１７……層間絶縁膜、１８……Al配線、
４１……側面にテーパーを付けたレジスト・パタ
ーン、４２……細つたレジスト・パターン、４３
……Moキヤパシタ電極下層部、４４……Moキ
ヤパシタ電極上層部、Ｗ１……レジスト・パター
ン幅、Ｗ２……ゲート電極幅。

Claims

【特許請求の範囲】１信号入力端子となるゲート電極とこのゲート
電極への電源からの電圧印加の接続線となる配線
とを含む半導体装置において、基板表面に対して
垂直な側面形状を有する金属ゲート電極部と、こ
の金属ゲート電極部と連続してかつ同一の金属膜
からなるテーパー状の側面形状を有する配線部と
を備えたことを特徴とする半導体装置。２信号入力端子となるゲート電極とこのゲート
電極への電源からの電圧印加の接続線となる配線
とを含む半導体装置の製造方法において、上層の
酸素濃度が下層に比べて高い上下２層構造金属膜
を基板上に形成する工程と、この上層のみに第１
のパターニングを行なつてゲート電極部を覆う範
囲の上層だけを除去する工程と、この工程終了後
の全面にわたつて下層金属膜に達する第２のパタ
ーニングを行なつて基板表面に対して垂直な側面
形状を有するゲート電極とテーパー状の側面形状
を有する配線を形成する工程とを含んでなる半導
体装置製造方法。