JPS5994879A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5994879A JPS5994879A JP57205793A JP20579382A JPS5994879A JP S5994879 A JPS5994879 A JP S5994879A JP 57205793 A JP57205793 A JP 57205793A JP 20579382 A JP20579382 A JP 20579382A JP S5994879 A JPS5994879 A JP S5994879A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- diffused layer
- breakdown
- type diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に半導体集積回路内にツ
ェナーダイオードを組込んだ半導体装１．イに関する。
ェナーダイオードを組込んだ半導体装１．イに関する。
従来、この種の半導体装置は、第１図に示すように、Ｐ
型半導体基板６の表面にＮ型エピタキシャル層５が形成
されている。このＮ型エピタキシャル層５はアイソレー
ション層４によって各領域毎に分離されている。前記ア
イソレーション層４はＰ生型の拡散層からなり前記Ｐ型
半導体基板６に接続されている。
型半導体基板６の表面にＮ型エピタキシャル層５が形成
されている。このＮ型エピタキシャル層５はアイソレー
ション層４によって各領域毎に分離されている。前記ア
イソレーション層４はＰ生型の拡散層からなり前記Ｐ型
半導体基板６に接続されている。
また、前記アイソレーション層４の表面の一部にはＰ型
拡散層３が形成されているとともに、このＰ型拡散層３
の表面の一部にはＮ＋型型数散層２形成されている。
拡散層３が形成されているとともに、このＰ型拡散層３
の表面の一部にはＮ＋型型数散層２形成されている。
前記Ｎ＋型型数散層の表面には電極１が形成されて、前
記Ｎ＋型型数散層とＰ型拡散層３（およびＰ型半導体基
板６）とでツェナーダイオードが構成されている。この
ツェナーダイオードはたとえばアナログ半導体集積回路
において定電圧源を作るために使用されるものである。
記Ｎ＋型型数散層とＰ型拡散層３（およびＰ型半導体基
板６）とでツェナーダイオードが構成されている。この
ツェナーダイオードはたとえばアナログ半導体集積回路
において定電圧源を作るために使用されるものである。
しかし、このような半導体装置において、Ｐ型拡散層３
形成のだめの不純物拡散は表面から行なわれるため、こ
の表面において内部よりも濃度が高く電極１に正の電圧
を印加するとＮ＋型型数散層２０表面周辺７ブレークダ
ウンするようになる。
形成のだめの不純物拡散は表面から行なわれるため、こ
の表面において内部よりも濃度が高く電極１に正の電圧
を印加するとＮ＋型型数散層２０表面周辺７ブレークダ
ウンするようになる。
また、Ｎ中型拡散層２の内部８におけるベース濃度が低
いためよシ高い降伏電圧を持っているので、結果として
は前記ツェナダイオードの等価回路は第２図に示すよう
に降伏電圧の異なる２つのダイオードが並列接続された
形となる。
いためよシ高い降伏電圧を持っているので、結果として
は前記ツェナダイオードの等価回路は第２図に示すよう
に降伏電圧の異なる２つのダイオードが並列接続された
形となる。
しかし、電極１には降伏電圧の低い方の特性しか表われ
ないことはいうまでもない。したがってこの表面での降
伏電圧は、シリコン表面を榎う酸化膜中のイオン等の影
響を強く受けるため、電流を流し電界が発生すると降伏
電圧の変動、経時変化が大きい等の欠点を有していた。
ないことはいうまでもない。したがってこの表面での降
伏電圧は、シリコン表面を榎う酸化膜中のイオン等の影
響を強く受けるため、電流を流し電界が発生すると降伏
電圧の変動、経時変化が大きい等の欠点を有していた。
本発明の目的はこのような欠点を除去するためになされ
たもので、表面でのブレークダウンをなくシ、半導体内
部でブレークダウンするようにし降伏電圧の変動を極小
にした半導体装置を提供することにある。
たもので、表面でのブレークダウンをなくシ、半導体内
部でブレークダウンするようにし降伏電圧の変動を極小
にした半導体装置を提供することにある。
このような目的を達成するために、本発明は、Ｐ型半導
体基板面に形成されたＮ型エピタキシャル層を分離する
だめのＰ型アイソレーション層とこのＰＷアイソレーシ
ョン層に囲まれた前記Ｎ型エピタキシャル層の領域内に
形成され、かつ前記Ｐ型半導体基板に接続されるＰ散拡
散層と、このＰ散拡散層の表面領域を覆って前記Ｎ型エ
ピタキシャル層の領域内に形成されたＮ型拡散層とから
なり、このＮ型拡散層と前記Ｐ散拡散層とからツェナー
ダイオードを構成したものである。
体基板面に形成されたＮ型エピタキシャル層を分離する
だめのＰ型アイソレーション層とこのＰＷアイソレーシ
ョン層に囲まれた前記Ｎ型エピタキシャル層の領域内に
形成され、かつ前記Ｐ型半導体基板に接続されるＰ散拡
散層と、このＰ散拡散層の表面領域を覆って前記Ｎ型エ
ピタキシャル層の領域内に形成されたＮ型拡散層とから
なり、このＮ型拡散層と前記Ｐ散拡散層とからツェナー
ダイオードを構成したものである。
以下、実施例を用いて本発明の詳細な説明する。
第３図は本発明による半導体装置の一実施例を説明する
構成図である。Ｐ型半導体基板３６があり、このＰ型半
導体基板３６の表面には、Ｎ型エピタキシャル層３５が
形成されている。このＮ型エピタキシャル層３５はアイ
ソレーション層３４によって分離されている。アイソレ
ーション層３４はＰ＋型拡散層からなり前記Ｐ型半導体
基板３６と接続されている。前記アイソレーション層３
４に囲まれた１つのＮ型エピタキシャル層３５の一部に
は前記アイソレーション層３４と同時工程で形成された
Ｐ＋型拡散層３４Ａが形成されている。
構成図である。Ｐ型半導体基板３６があり、このＰ型半
導体基板３６の表面には、Ｎ型エピタキシャル層３５が
形成されている。このＮ型エピタキシャル層３５はアイ
ソレーション層３４によって分離されている。アイソレ
ーション層３４はＰ＋型拡散層からなり前記Ｐ型半導体
基板３６と接続されている。前記アイソレーション層３
４に囲まれた１つのＮ型エピタキシャル層３５の一部に
は前記アイソレーション層３４と同時工程で形成された
Ｐ＋型拡散層３４Ａが形成されている。
また、前記Ｐ＋型拡散層３４Ａの表面にはこの表面を覆
いかつＮ型エピタキシャル層３５にまで及ぶＰ＋型拡散
層３３が形成されている。
いかつＮ型エピタキシャル層３５にまで及ぶＰ＋型拡散
層３３が形成されている。
さらに、前記Ｐ散拡散層３３の表面にはこの表面を覆い
かつＮ型エピタキシャル層３５にまで及ぶＮ＋型型数散
層３２形成されている。そして頴型拡散層３２の表面に
は電極３１が形成されている。
かつＮ型エピタキシャル層３５にまで及ぶＮ＋型型数散
層３２形成されている。そして頴型拡散層３２の表面に
は電極３１が形成されている。
このように構成すれば、Ｐ＋型拡散層３３はＮ型エピタ
キシャル層３５とＮ＋＋散層３２によって上方、側面お
よび一部下方よりＮ型エピタキシャル層３５の中に埋込
まれた形となる。したがってＮ 拡散層３２とこのＰ型
拡散層３３とで構成されるＰＮ接合は一部シリコン表面
には露呈しないことになる。
キシャル層３５とＮ＋＋散層３２によって上方、側面お
よび一部下方よりＮ型エピタキシャル層３５の中に埋込
まれた形となる。したがってＮ 拡散層３２とこのＰ型
拡散層３３とで構成されるＰＮ接合は一部シリコン表面
には露呈しないことになる。
したがって、本実施例によるツェナーダイオードは、Ｐ
＋型拡散層３３領域の濃度とＰ＋型拡散層３３の濃度に
よって降伏する場所は変化するが、Ｎ＋型型数散層３２
領域直下場所３７かそれより、中央において降伏するよ
うになる。
＋型拡散層３３領域の濃度とＰ＋型拡散層３３の濃度に
よって降伏する場所は変化するが、Ｎ＋型型数散層３２
領域直下場所３７かそれより、中央において降伏するよ
うになる。
ツェナーダイオードの等価回路は第４図に示すように一
つとなる。
つとなる。
このように半導体表面でブレークダウンせず半導体内部
でブレークダウンするため、半導体表面上の酸化膜の影
響及び表面準位に全く無関係に降伏電圧が得られ、その
電圧はａ電直後も安定であるばかシでなく、経時変化、
熱履歴による変化も柄手となる。
でブレークダウンするため、半導体表面上の酸化膜の影
響及び表面準位に全く無関係に降伏電圧が得られ、その
電圧はａ電直後も安定であるばかシでなく、経時変化、
熱履歴による変化も柄手となる。
以上説明した様に、本発明によれば、安定な定電圧用ツ
ェナーダイオードが標準の半導体集積回路内の定電源と
して幅広い応用があり、通電又は高幅通電等の素子特性
を安定化する必要が無く、又外部からの集積回路応用回
路の調整も簡単にすることができる。
ェナーダイオードが標準の半導体集積回路内の定電源と
して幅広い応用があり、通電又は高幅通電等の素子特性
を安定化する必要が無く、又外部からの集積回路応用回
路の調整も簡単にすることができる。
第１図は従来の定電圧ダイオードの断面図、第２図はそ
の等価回路図、第３図は本発明による半導体装置の一実
施例を示す断面図、第４図はその等師回路図。 ３２・・・Ｎ生型拡散層、 ３３・・・Ｐ＋型拡散層
。 ３４Ａ・・アイソレーション層と同時工程によって得ら
れるＰ＋型拡散層、 ３４・・・アイソレーション層
、 ３５・・・エピタキシャル層、 ３６・・・Ｐ
型半導体基板。 代理人 鵜 沼 辰 之 （ほか２名）
の等価回路図、第３図は本発明による半導体装置の一実
施例を示す断面図、第４図はその等師回路図。 ３２・・・Ｎ生型拡散層、 ３３・・・Ｐ＋型拡散層
。 ３４Ａ・・アイソレーション層と同時工程によって得ら
れるＰ＋型拡散層、 ３４・・・アイソレーション層
、 ３５・・・エピタキシャル層、 ３６・・・Ｐ
型半導体基板。 代理人 鵜 沼 辰 之 （ほか２名）
Claims (1)
- Ｐ型半導体基板面忙形成されたＮ型エピタキシャル層を
分離するためのＰ型アイソレーション層と、このＰ型ア
インレーション層に囲まれた前記Ｎ型エピタキシャル層
の領域内に形成され、かつ前記Ｐ型半導体基板に接続さ
れるＰ散拡散層と、このＰ散拡散層の表面領域を覆って
、前記Ｎ型エピタキシャル層の領域内に形成されたＮ型
拡散層とからなシ、このＮ型拡散層と前記Ｐ散拡散層と
からツェナーダイオードを構成したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205793A JPS5994879A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205793A JPS5994879A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994879A true JPS5994879A (ja) | 1984-05-31 |
Family
ID=16512768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205793A Pending JPS5994879A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994879A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085284A (ja) * | 1973-11-29 | 1975-07-09 | ||
| JPS54112182A (en) * | 1978-02-22 | 1979-09-01 | Nec Corp | Semiconductor device |
| JPS55134983A (en) * | 1979-04-09 | 1980-10-21 | Ibm | Surface breakdown zener diode |
| JPS57207380A (en) * | 1981-06-16 | 1982-12-20 | Rohm Co Ltd | Zener diode |
-
1982
- 1982-11-24 JP JP57205793A patent/JPS5994879A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085284A (ja) * | 1973-11-29 | 1975-07-09 | ||
| JPS54112182A (en) * | 1978-02-22 | 1979-09-01 | Nec Corp | Semiconductor device |
| JPS55134983A (en) * | 1979-04-09 | 1980-10-21 | Ibm | Surface breakdown zener diode |
| JPS57207380A (en) * | 1981-06-16 | 1982-12-20 | Rohm Co Ltd | Zener diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3484308A (en) | Semiconductor device | |
| US4000507A (en) | Semiconductor device having two annular electrodes | |
| US4166224A (en) | Photosensitive zero voltage semiconductor switching device | |
| US4833509A (en) | Integrated circuit reference diode and fabrication method therefor | |
| JPS5753944A (en) | Semiconductor integrated circuit | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| GB1007952A (en) | Improvements in and relating to semi-conductor devices | |
| JPS61502087A (ja) | モノリシツクに集積されたプレ−ナ半導体装置およびその製造方法 | |
| JPS61202465A (ja) | 過電圧保護機能付サイリスタ | |
| JPS55166951A (en) | Surge preventive circuit for bipolar integrated circuit | |
| US3676755A (en) | Semiconductor device and method of manufacturing said device | |
| JPS59158567A (ja) | 定電圧ダイオ−ドを含む半導体装置 | |
| JPS6230703B2 (ja) | ||
| JPS5556656A (en) | Semiconductor device | |
| JPS60218878A (ja) | 半導体集積回路 | |
| JPS61226971A (ja) | 半導体装置 | |
| JPH0312458B2 (ja) | ||
| JPS6338266A (ja) | 定電圧ダイオ−ド | |
| JPS6194378A (ja) | 半導体装置 | |
| JPS57139963A (en) | Semiconductor device | |
| JPS58186959A (ja) | 半導体装置 | |
| JPS6333306B2 (ja) | ||
| JPS621261B2 (ja) | ||
| JPS59127865A (ja) | 半導体装置 | |
| JPH0642556B2 (ja) | アバランシェ降伏型接合を有する半導体装置 |