JPS61202465A - 過電圧保護機能付サイリスタ - Google Patents
過電圧保護機能付サイリスタInfo
- Publication number
- JPS61202465A JPS61202465A JP60042846A JP4284685A JPS61202465A JP S61202465 A JPS61202465 A JP S61202465A JP 60042846 A JP60042846 A JP 60042846A JP 4284685 A JP4284685 A JP 4284685A JP S61202465 A JPS61202465 A JP S61202465A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- base layer
- impurity concentration
- overvoltage protection
- protection function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は降伏電圧（以下ＶＢＯと略す。）をこす過電圧
がアノード・カソード間に印加されると安全に電圧トリ
ガすることができる過電圧保護機能付サイリスタ１こ関
する。
がアノード・カソード間に印加されると安全に電圧トリ
ガすることができる過電圧保護機能付サイリスタ１こ関
する。
サイリスタのアノード・カソード間に降伏電圧をこす過
電圧が印加されると、数ｍＡ〜数１０ｍＡの微小な降服
電流で破壊し−ＣＬ、まり。過電圧印加による誤点弧で
素子が破壊することを防止するため、一般には電源電圧
の２〜３倍の定格電圧のサイリスタを使う。しかし、直
流送電用サイリスタパルプなどのように、多数のサイリ
スタを直列接続して使９装置では、１部のサイリスタが
ターンオンに失敗すると、これらの少数のサイリスタに
定格電圧の数倍以上の過電圧が印加され、前述した定格
電圧に余裕ｔ−みる方法では過電圧破壊を防止すること
はできない。そのため、過電圧の印刀口を防止する外部
保護回路が必要になっていた。このような事情から過電
圧が印加されＣも破壊しない過電圧保護機能付サイリス
タが強く望まれ′Ｃいた。
電圧が印加されると、数ｍＡ〜数１０ｍＡの微小な降服
電流で破壊し−ＣＬ、まり。過電圧印加による誤点弧で
素子が破壊することを防止するため、一般には電源電圧
の２〜３倍の定格電圧のサイリスタを使う。しかし、直
流送電用サイリスタパルプなどのように、多数のサイリ
スタを直列接続して使９装置では、１部のサイリスタが
ターンオンに失敗すると、これらの少数のサイリスタに
定格電圧の数倍以上の過電圧が印加され、前述した定格
電圧に余裕ｔ−みる方法では過電圧破壊を防止すること
はできない。そのため、過電圧の印刀口を防止する外部
保護回路が必要になっていた。このような事情から過電
圧が印加されＣも破壊しない過電圧保護機能付サイリス
タが強く望まれ′Ｃいた。
第３図はこのような問題を解決すべく提案された従来の
過電圧保護機能付サイリスタの概略断面図である。同図
におい゛ＣＸＰエミッタ層１１、Ｎベース層１２、Ｐベ
ース層１３、Ｎエミッタ層１４からなる四層構造のＰエ
ミッタ層１１の１表面にはアノード成極１５を、また、
短絡Ｎエミッタ層１４の表面にはカソード電極１６ｔ−
配置し′Ｃメイ／サイリスタＭＴｉ構成しＣいる。メイ
ンサイリスタＭＴの内周部には、Ｐエミッタ層１１、Ｎ
ベース層１２、Ｐベース層１３ｔ−共用し、補助Ｎエミ
ッタ層１７と補助電極１８を設け゛Ｃパイロットサイリ
スタＰＴを形成している。更Ｖζパイロットサイリスタ
ＰＴの内周部には、湾曲部１９ｆｃ待ったＰベース層２
０が配しである。この構造は例えば、Ｐベース層１３ｔ
−井戸型にエツチングで除去し、その後に再度Ｐｆｉ不
純物を熱拡散しＰベース層２０を形成するなどし“Ｃ実
現できる。あるいは、ＮＷウェハの状態で井戸型にエツ
チングしＣ１これに両面からＰ型不純物を拡散すること
で同様の構造を得ることもできる。また、この構造では
、パイロットサイリスタＰＴの補助Ｎエミッタ層１７を
メインサイリスタＭＴのＮエミッタ層１４より深く拡散
形成し、パイロットサイリスタＦＴＯＦベース層横方向
抵抗を大きくしている。
過電圧保護機能付サイリスタの概略断面図である。同図
におい゛ＣＸＰエミッタ層１１、Ｎベース層１２、Ｐベ
ース層１３、Ｎエミッタ層１４からなる四層構造のＰエ
ミッタ層１１の１表面にはアノード成極１５を、また、
短絡Ｎエミッタ層１４の表面にはカソード電極１６ｔ−
配置し′Ｃメイ／サイリスタＭＴｉ構成しＣいる。メイ
ンサイリスタＭＴの内周部には、Ｐエミッタ層１１、Ｎ
ベース層１２、Ｐベース層１３ｔ−共用し、補助Ｎエミ
ッタ層１７と補助電極１８を設け゛Ｃパイロットサイリ
スタＰＴを形成している。更Ｖζパイロットサイリスタ
ＰＴの内周部には、湾曲部１９ｆｃ待ったＰベース層２
０が配しである。この構造は例えば、Ｐベース層１３ｔ
−井戸型にエツチングで除去し、その後に再度Ｐｆｉ不
純物を熱拡散しＰベース層２０を形成するなどし“Ｃ実
現できる。あるいは、ＮＷウェハの状態で井戸型にエツ
チングしＣ１これに両面からＰ型不純物を拡散すること
で同様の構造を得ることもできる。また、この構造では
、パイロットサイリスタＰＴの補助Ｎエミッタ層１７を
メインサイリスタＭＴのＮエミッタ層１４より深く拡散
形成し、パイロットサイリスタＦＴＯＦベース層横方向
抵抗を大きくしている。
このような構造に２い゛Ｃ１アノード・カソード電極間
Ｖζ順方向に過電圧が印加されると、湾曲部１９に電界
が集中し、そのとき湾曲部１９近傍に発生する降服電流
によっ゛ＣパイロットサイリスタＦＴ、メインサイリス
タＭＴが順次ターンオンする。
Ｖζ順方向に過電圧が印加されると、湾曲部１９に電界
が集中し、そのとき湾曲部１９近傍に発生する降服電流
によっ゛ＣパイロットサイリスタＦＴ、メインサイリス
タＭＴが順次ターンオンする。
ところがこのような過電圧保護機能付サイリスタには次
のような問題がめった。ＶａＯ値は主に湾曲１！１ｓ１
９の曲率とＰベース層１３とＰベース層２００段差ΔＸ
により゛Ｃ決定される。湾曲部１９の曲率几はエツチン
グ条件によっ゛Ｃ決定されるため、湾曲部の曲率几によ
りｃ ｖｎｏ値をコントロールすることは実際的ではな
い。従り’ｃ ｖＢ、値はΔＸによりＣ制御することに
なるが、ｖｎｏ値はΔＸに敏感に影響するためΔＸを高
精度に制御する必要がある。第４図にｖａｏ／ｖｏとΔ
Ｘの関係を示す。但し、Ｖｏは湾曲部を設けない時の降
伏電圧である。降伏電圧は接合部温度が低い方が小さく
なるから例えば定格４ＫＶのサイリスタに例をとると、
最小保証接合部温度（通常−４０℃）でＶｏ）４ＫＶに
゛なるようにＶｏの値を選定しである。−４０℃でのＶ
ｏ ｔ−４〜４．５ ＫＶにするのが一般的であるから
、’−４００でＶｏ ＝ ４．５ＫＶ 、 ｖｎｏ ＝
４ ＫＶに設計した場合を想定するとＶＢｏ／Ｖｏ≦
０．８９となる。
のような問題がめった。ＶａＯ値は主に湾曲１！１ｓ１
９の曲率とＰベース層１３とＰベース層２００段差ΔＸ
により゛Ｃ決定される。湾曲部１９の曲率几はエツチン
グ条件によっ゛Ｃ決定されるため、湾曲部の曲率几によ
りｃ ｖｎｏ値をコントロールすることは実際的ではな
い。従り’ｃ ｖＢ、値はΔＸによりＣ制御することに
なるが、ｖｎｏ値はΔＸに敏感に影響するためΔＸを高
精度に制御する必要がある。第４図にｖａｏ／ｖｏとΔ
Ｘの関係を示す。但し、Ｖｏは湾曲部を設けない時の降
伏電圧である。降伏電圧は接合部温度が低い方が小さく
なるから例えば定格４ＫＶのサイリスタに例をとると、
最小保証接合部温度（通常−４０℃）でＶｏ）４ＫＶに
゛なるようにＶｏの値を選定しである。−４０℃でのＶ
ｏ ｔ−４〜４．５ ＫＶにするのが一般的であるから
、’−４００でＶｏ ＝ ４．５ＫＶ 、 ｖｎｏ ＝
４ ＫＶに設計した場合を想定するとＶＢｏ／Ｖｏ≦
０．８９となる。
Ｙａｏ／ｙｏ ＞ ０．８９の条件を満足させるには第
４図から明らかなように、Δｘく１０μｍにする必要が
ろる。第３図からΔＸは、 Δ” ：′：Ｘｏｆｆ −ｗＰＢ＋ １１）ｐｒ 、
、、、、、、、呻、−曲、、、曲（１）となる。但し、
（１）式でＸ。ｆｆは井戸型エツチングした溝部の深さ
＋ ’ＰＢはＰベース層１３の厚さ＋ ｗｐ７はＰベー
ス層２０の厚さを示しＣいる。ΔＸはＸｏ ｆ ｆ・”
ＰＲ・ＷＰＴの３因子によりＣ決定されて２す、例えば
、Δｘ＜ｌｏμｍといつように、微少なΔＸを高精度で
コントロールするにはＸ。ｆｆ ＋ ＷＰＢｒ ’ＰＴ
をさらに高精度でコントロールする必要がめり、ＶａＯ
値を所定の値ＶＣコントロールすることが非常に困難で
めった〇 〔発明の目的〕 本発明はこのような事情金考慝し′Ｃなさｎたもので、
その目的とするところは聞易にｖＢｏ値をコントロール
することのできる構造を有する過電圧保護機能付サイリ
スタを提供することである。
４図から明らかなように、Δｘく１０μｍにする必要が
ろる。第３図からΔＸは、 Δ” ：′：Ｘｏｆｆ −ｗＰＢ＋ １１）ｐｒ 、
、、、、、、、呻、−曲、、、曲（１）となる。但し、
（１）式でＸ。ｆｆは井戸型エツチングした溝部の深さ
＋ ’ＰＢはＰベース層１３の厚さ＋ ｗｐ７はＰベー
ス層２０の厚さを示しＣいる。ΔＸはＸｏ ｆ ｆ・”
ＰＲ・ＷＰＴの３因子によりＣ決定されて２す、例えば
、Δｘ＜ｌｏμｍといつように、微少なΔＸを高精度で
コントロールするにはＸ。ｆｆ ＋ ＷＰＢｒ ’ＰＴ
をさらに高精度でコントロールする必要がめり、ＶａＯ
値を所定の値ＶＣコントロールすることが非常に困難で
めった〇 〔発明の目的〕 本発明はこのような事情金考慝し′Ｃなさｎたもので、
その目的とするところは聞易にｖＢｏ値をコントロール
することのできる構造を有する過電圧保護機能付サイリ
スタを提供することである。
本発明は、サイリスタの高抵抗ベース層を比較的不純物
濃度の高い層と比較的不純物濃度の低い層とから構成し
、前者の一部を除去し、この領域でパンチスルーによる
電圧降伏を起こし゛Ｃ１過電圧がアノード・カソード間
に印〃０された時、安全にターンオンすることのできる
過電圧保護機能付サイリスタでるる。
濃度の高い層と比較的不純物濃度の低い層とから構成し
、前者の一部を除去し、この領域でパンチスルーによる
電圧降伏を起こし゛Ｃ１過電圧がアノード・カソード間
に印〃０された時、安全にターンオンすることのできる
過電圧保護機能付サイリスタでるる。
本発明によれば、ＶＢＧ値は、高抵抗ベース層の比較的
不純物濃度の低い層の厚さＷと、比較的不純物濃度の高
い層の厚さΔωだけで決まるので、エツチング深さと高
精度で制御しｃ ＶＢＯ値をコントロールする従来の構
造に比べ、単純なプロセスでより高精度にｖＢｏｆＬｔ
″コントロールすることが可能になる。また、湾曲部１
９で電圧降伏を起こす従来の構造に比べ、電圧降伏を起
こす領域の面積が広くとれるので、パイロットサイリス
タＰＴのゲート感度が低くてもサイリスタを安全にター
ンオンすることができる。
不純物濃度の低い層の厚さＷと、比較的不純物濃度の高
い層の厚さΔωだけで決まるので、エツチング深さと高
精度で制御しｃ ＶＢＯ値をコントロールする従来の構
造に比べ、単純なプロセスでより高精度にｖＢｏｆＬｔ
″コントロールすることが可能になる。また、湾曲部１
９で電圧降伏を起こす従来の構造に比べ、電圧降伏を起
こす領域の面積が広くとれるので、パイロットサイリス
タＰＴのゲート感度が低くてもサイリスタを安全にター
ンオンすることができる。
以下、図を参照し“Ｃ１本発明の実施例について説明す
る。
る。
第１図は、本発明の一実施例のサイリスタの断面図であ
る。Ｐエミッタ層１１．Ｎ＋ベース層２１゜Ｎ−ベース
層１２．Ｐベース層１３．Ｎエミッタ層１４がこの順に
積層さｎた半導体層からなるＰＮＰＮ構造の上記Ｐエミ
ッタ層１１の表面にはアノード電極１５を、また短絡Ｎ
エミッタ層１４の表面にはカンード電極１６を配置し′
ＣメインサイリスタＭＴを構成しＣいる。メインサイリ
スタＭＴの内周部には、Ｐエミッタ層１１．Ｎベース層
１２゜Ｐベース層１３を共用し、補助Ｎエミッタ層１７
と補助電極１ｓｔ−設けてパイロットサイリスタＰＴ全
形成している。更にパイロットサイリスタＰＴの内周部
には、受光部２３を形成し、パイロットサイリスタＰＴ
直下のＮ ベース層２１を取り去りて阻止電圧が他の領
域より低い電圧降伏領域２２を設けである。
る。Ｐエミッタ層１１．Ｎ＋ベース層２１゜Ｎ−ベース
層１２．Ｐベース層１３．Ｎエミッタ層１４がこの順に
積層さｎた半導体層からなるＰＮＰＮ構造の上記Ｐエミ
ッタ層１１の表面にはアノード電極１５を、また短絡Ｎ
エミッタ層１４の表面にはカンード電極１６を配置し′
ＣメインサイリスタＭＴを構成しＣいる。メインサイリ
スタＭＴの内周部には、Ｐエミッタ層１１．Ｎベース層
１２゜Ｐベース層１３を共用し、補助Ｎエミッタ層１７
と補助電極１ｓｔ−設けてパイロットサイリスタＰＴ全
形成している。更にパイロットサイリスタＰＴの内周部
には、受光部２３を形成し、パイロットサイリスタＰＴ
直下のＮ ベース層２１を取り去りて阻止電圧が他の領
域より低い電圧降伏領域２２を設けである。
また、この構造では、パイロットサイリスタＰＴの補助
Ｎエミッタ層１７をメインサイリスタＭＴのＮエミッタ
層１４より深く拡散形成し、パイロットサイリスタＰＴ
のＰベース層横方向抵抗を大きくしている。
Ｎエミッタ層１７をメインサイリスタＭＴのＮエミッタ
層１４より深く拡散形成し、パイロットサイリスタＰＴ
のＰベース層横方向抵抗を大きくしている。
このような構造からなる過電圧保護機能付サイリスタの
アノード・カソード電極間に順方向に過電圧が印那され
ると、Ｎ−ベース層１２中に空乏層がのび、Ｎ ベース
層２１がある領域では空乏層がＮ＋ベース層でストップ
されるか、Ｎベース層を除去した領域２２では空乏層が
ストップされずに伸びていき、ついには空乏層がＰエミ
ッタ層１１に到達し、パンチスルーによる電圧降伏が起
こる。この時に流れる降伏電流はパイロットサイリスタ
ＰＴ領域のＰベース層１３ｔ−横方向に流れ、Ｎエミッ
タ層１４の短絡部ｔ−経由し゛Ｃカソード電極１６から
外部回路へ流れる。この結果、降伏電流はパイロットサ
イリスタＦＴ領域のＰベース層１３で横方向電圧降下を
生じ、パイロットサイリスタＰＴの補助Ｎエミッタ層１
７とＰベース層１３から々る接合を順方向にバイアスす
る。この順方向バイアス値が上記接合のビルトインポテ
ンシャル以上になると、補助Ｎエミッタ層１７から電子
注入が起こり、パイロットサイリスタＰＴは過電圧ター
ンオンする。
アノード・カソード電極間に順方向に過電圧が印那され
ると、Ｎ−ベース層１２中に空乏層がのび、Ｎ ベース
層２１がある領域では空乏層がＮ＋ベース層でストップ
されるか、Ｎベース層を除去した領域２２では空乏層が
ストップされずに伸びていき、ついには空乏層がＰエミ
ッタ層１１に到達し、パンチスルーによる電圧降伏が起
こる。この時に流れる降伏電流はパイロットサイリスタ
ＰＴ領域のＰベース層１３ｔ−横方向に流れ、Ｎエミッ
タ層１４の短絡部ｔ−経由し゛Ｃカソード電極１６から
外部回路へ流れる。この結果、降伏電流はパイロットサ
イリスタＦＴ領域のＰベース層１３で横方向電圧降下を
生じ、パイロットサイリスタＰＴの補助Ｎエミッタ層１
７とＰベース層１３から々る接合を順方向にバイアスす
る。この順方向バイアス値が上記接合のビルトインポテ
ンシャル以上になると、補助Ｎエミッタ層１７から電子
注入が起こり、パイロットサイリスタＰＴは過電圧ター
ンオンする。
コノパイロットサイリスタＰＴのオン電流は補助を極１
８ｔ−ｄ由し゛ＣメインサイリスタＭＴのＰベース層１
３にゲート電流として流れ、メインサイリスタＭＴがタ
ーンオンする。
８ｔ−ｄ由し゛ＣメインサイリスタＭＴのＰベース層１
３にゲート電流として流れ、メインサイリスタＭＴがタ
ーンオンする。
過成圧が印加され死時にＮ＋Ｎベース層１を除去した領
域２２でパンチスルーにより電圧降伏が起こる条件を考
え〔みる。
域２２でパンチスルーにより電圧降伏が起こる条件を考
え〔みる。
第２図は、Ｎ＋ベース層がある領域とない領域でのそれ
ぞれの電界強度を示したものである。Ｎ−ベース層の厚
さ１１：ｗ、Ｎ＋Ｎベース層厚さをΔωとすると、Ｎ＋
Ｎベース層除去し死領域でのパンチスルーによる降伏電
圧値ＶＰＴは１ ＶＰＴ：圧（Ｗ＋Δω）２・・・・・・・・・・・・・
・・・・・・・・・・−・・・−（２）２ε で与えられる。ここで、ｅは半導体の誘電率、？は１子
の電荷、ＮはＮ−ベース層の不純物濃度である。−また
Ｎ＋Ｎベース層ある領域での順方向阻止電圧１直■は、 Ｖ ＝ Ｅｒ 、 ｗ −ｊ！−！！−ｗ ”−・・−
・−・・−・−・−・・・＝＝−・−＝ （３）ｇ で与えられる。ここでＥ、はＮベース層がるる領域の中
央接合における電界の値である。従り°（、Ｎ ベース
層を除去した領域でパンチスルーが起こる時の６の値は
式（２） 、 ｆ３）より、Ｅ・＝ｉＮ “１“１２２
・・−・・・・・・・−・・・・−・・（４）２ｇ
Ｗ となる。Ｅ２が半導体の降伏電界ｇｃより小さけｎば、
アバランシェ降伏は起こらず、パンチスルーによって電
圧降伏が起こる。その条件は（４）式から、と求められ
る。例えば、Ｎ−ベース層の不純物濃度Ｎ ＝ ４ Ｘ
１０１３ｃｒｓ−”、 Ｎ−ベース層の厚さ！１ｌ＝
３１０μｍとすると、アバランシェ降伏′鑞圧値Ｖｏは
４．５ＫＶとなる。この時、Δωの最大値は式（５）よ
り７３μｍとなり、Δωく７３μｍの値を選ぶことによ
って、ｖＯ以下の任意のＶｐｒを選ぶことができる。
ぞれの電界強度を示したものである。Ｎ−ベース層の厚
さ１１：ｗ、Ｎ＋Ｎベース層厚さをΔωとすると、Ｎ＋
Ｎベース層除去し死領域でのパンチスルーによる降伏電
圧値ＶＰＴは１ ＶＰＴ：圧（Ｗ＋Δω）２・・・・・・・・・・・・・
・・・・・・・・・・−・・・−（２）２ε で与えられる。ここで、ｅは半導体の誘電率、？は１子
の電荷、ＮはＮ−ベース層の不純物濃度である。−また
Ｎ＋Ｎベース層ある領域での順方向阻止電圧１直■は、 Ｖ ＝ Ｅｒ 、 ｗ −ｊ！−！！−ｗ ”−・・−
・−・・−・−・−・・・＝＝−・−＝ （３）ｇ で与えられる。ここでＥ、はＮベース層がるる領域の中
央接合における電界の値である。従り°（、Ｎ ベース
層を除去した領域でパンチスルーが起こる時の６の値は
式（２） 、 ｆ３）より、Ｅ・＝ｉＮ “１“１２２
・・−・・・・・・・−・・・・−・・（４）２ｇ
Ｗ となる。Ｅ２が半導体の降伏電界ｇｃより小さけｎば、
アバランシェ降伏は起こらず、パンチスルーによって電
圧降伏が起こる。その条件は（４）式から、と求められ
る。例えば、Ｎ−ベース層の不純物濃度Ｎ ＝ ４ Ｘ
１０１３ｃｒｓ−”、 Ｎ−ベース層の厚さ！１ｌ＝
３１０μｍとすると、アバランシェ降伏′鑞圧値Ｖｏは
４．５ＫＶとなる。この時、Δωの最大値は式（５）よ
り７３μｍとなり、Δωく７３μｍの値を選ぶことによ
って、ｖＯ以下の任意のＶｐｒを選ぶことができる。
例えばＶＰＴ＝４ＫＶとすると、ΔＩ＃＝５１μｍとな
る。
る。
Δωが１μｍずれた時のＶＰＴの変化は２２Ｖでるり、
十分精度良＜ Ｖｐｔを設定テることが可能でおる。
十分精度良＜ Ｖｐｔを設定テることが可能でおる。
また本発明の構造によれば、Ｎ＋ベース層のない領域２
２全体に降伏電流が流れるので湾曲部１９で電圧降伏を
起こす従来の構造に比べて降伏電流が流ｎる面積が広く
とれ、破壊が起こりにくくなる。
２全体に降伏電流が流れるので湾曲部１９で電圧降伏を
起こす従来の構造に比べて降伏電流が流ｎる面積が広く
とれ、破壊が起こりにくくなる。
更に、パイロットサイリスタＦＴ直下にはＮ十ベース層
２１がないので、Ｐエミッタ層１１からの正孔の注入効
率が高く、パイロットサイリスタＦＴＩ のトリガ感度が高くなるので□耐量の大きなすｔ イリスタが得ら往る。
２１がないので、Ｐエミッタ層１１からの正孔の注入効
率が高く、パイロットサイリスタＦＴＩ のトリガ感度が高くなるので□耐量の大きなすｔ イリスタが得ら往る。
本発明の構造を実現する方法は種々考えられる。
例えば、選択拡散法によりＮ ベース層を形成する方
法９選択拡散法とエピタキシャル法を組み合せる方法等
が考えられる。
法９選択拡散法とエピタキシャル法を組み合せる方法等
が考えられる。
しかし、上記の方法で製造すると、Ｐエミッタ層の厚さ
とＮ ベース層の厚さを加えた７０〜１００μｍもの深
さの拡散全行なう必要がるり、拡散時間が長大となる入
点がめる。このような問題全解決できる製造方法として
最近シリコン同志を直接接着する技術が提案され、注目
を集め°りつある。この技術の概略は以下の通りである
。まず、この構造の場合、１枚のシリコンウェ−には予
めＮベース層２１を選択拡散し、反対側からＰエミッタ
層１１を全面拡散しておき、もう１枚のシリコンウェ−
にはＰベース層１３．Ｎエミッタ層１４などを拡散して
おいて、しかる後に、その被接合面を鏡面研磨して表面
粗さ５００λ以下に形成する。この際シリコンウェハー
の表面状態をζよりてはＨｌＯｌ−４Ｈ，ＳＯ。
とＮ ベース層の厚さを加えた７０〜１００μｍもの深
さの拡散全行なう必要がるり、拡散時間が長大となる入
点がめる。このような問題全解決できる製造方法として
最近シリコン同志を直接接着する技術が提案され、注目
を集め°りつある。この技術の概略は以下の通りである
。まず、この構造の場合、１枚のシリコンウェ−には予
めＮベース層２１を選択拡散し、反対側からＰエミッタ
層１１を全面拡散しておき、もう１枚のシリコンウェ−
にはＰベース層１３．Ｎエミッタ層１４などを拡散して
おいて、しかる後に、その被接合面を鏡面研磨して表面
粗さ５００λ以下に形成する。この際シリコンウェハー
の表面状態をζよりてはＨｌＯｌ−４Ｈ，ＳＯ。
→）（Ｆ→稀ＨＦによる前処理工程を引続い“Ｃ行って
脱脂ならびにシリコンウェハー表面に被着するスティン
フィルムを除去する。次にこのシリコンウェハー鏡面を
清浄な水で数分程度水洗し、室温でスピンナー処理のよ
うな脂水処理を実施する。この処理工程では前記シリコ
ンウェー・−鏡面に吸着していると想定される水分はそ
のまま残し、過剰な水分を除去するもので、この吸着水
分が殆んど放散する１００℃以上の加熱乾燥は避ける。
脱脂ならびにシリコンウェハー表面に被着するスティン
フィルムを除去する。次にこのシリコンウェハー鏡面を
清浄な水で数分程度水洗し、室温でスピンナー処理のよ
うな脂水処理を実施する。この処理工程では前記シリコ
ンウェー・−鏡面に吸着していると想定される水分はそ
のまま残し、過剰な水分を除去するもので、この吸着水
分が殆んど放散する１００℃以上の加熱乾燥は避ける。
これらの処理を経たシリコンクエバーを例えばクラス１
以下の清浄な大気雰囲気に設置して、その鏡面間に異物
が実質的に介在しない状態で相互に密着して接合する。
以下の清浄な大気雰囲気に設置して、その鏡面間に異物
が実質的に介在しない状態で相互に密着して接合する。
なお、このようにして接合したシリコンウェハーを２０
０℃以上好ましくは１０００℃〜１２００℃で加熱処理
することにより接合強度は増大することができる。
０℃以上好ましくは１０００℃〜１２００℃で加熱処理
することにより接合強度は増大することができる。
上記の製造方法を用いると、短時間の拡散工程で本発明
の構造を実現することができる。例えば、Ｎ＋ベース層
２１とＮ−ベース層１２との境界を接着面とした場合に
は、Ｎベース層２１の拡散を接着面側から行うことがで
きるので、Ｐエミッタ層１１に相当する部分は拡散を行
う必要がなく著しく拡散時間を短縮することができる。
の構造を実現することができる。例えば、Ｎ＋ベース層
２１とＮ−ベース層１２との境界を接着面とした場合に
は、Ｎベース層２１の拡散を接着面側から行うことがで
きるので、Ｐエミッタ層１１に相当する部分は拡散を行
う必要がなく著しく拡散時間を短縮することができる。
また、Ｎベース層２１の中間に接着面を設定した場合に
は、両方のウニＩＪ−に選択拡散をすることができ、更
に拡散時間を短縮することができる。
は、両方のウニＩＪ−に選択拡散をすることができ、更
に拡散時間を短縮することができる。
なお上記実施例では、受光部２３ｔ−設は光トリガ信号
によってトリガできる光点弧サイリスタを示したが、通
常の電気トリガサイリスタであっても良い。また、増幅
ゲート構造でなくてもかまわない。
によってトリガできる光点弧サイリスタを示したが、通
常の電気トリガサイリスタであっても良い。また、増幅
ゲート構造でなくてもかまわない。
本発明の構造では逆方向阻止耐圧が小さくなるので、逆
方向阻止耐圧が本来小さい構造のサイリスタや逆方向に
積極的に鴫流を流すことのできる構造のサイリスタの過
電圧保護には特に有効である。例えば、メインサイリス
タＭＴが逆方向ダイオードを複合化した逆導通サイリス
タや、アノードシ萱−ト構造のゲートターンオフサイリ
スタ（ＧＴＯ）、逆導通ＧＴＯなどの場合、本発明の構
造は特に有効である。
方向阻止耐圧が本来小さい構造のサイリスタや逆方向に
積極的に鴫流を流すことのできる構造のサイリスタの過
電圧保護には特に有効である。例えば、メインサイリス
タＭＴが逆方向ダイオードを複合化した逆導通サイリス
タや、アノードシ萱−ト構造のゲートターンオフサイリ
スタ（ＧＴＯ）、逆導通ＧＴＯなどの場合、本発明の構
造は特に有効である。
第１図は本発明の過電圧保護機能付サイリスタの断面図
、第２図は本発明のサイリスタに順方向電圧を印加した
時の電界強度を示す図、第３図は従来の過電圧保護機能
付サイリスタの断面図、第４図はΔＸとＶａｏ／Ｖｏと
の関係を示す図である。 ＭＴ・・・メインサイリスタ ＰＴ・・・パイロットサイリスタ １１・・・Ｐエミッタ層 １２・・・Ｎ−ベース層 １３・・・Ｐベース層 １４・・・Ｎエミッタ層 １５・・・アノード電極 １６・・・カソード電極 １７・・・補助Ｎエミッタ層 １８・・・補助電極 ２１・・・Ｎベース層 ２２・・・過電圧降伏領域 ２３・・・受光部 代理人 弁理士 則 近 憲 佑 （ほか１名） 第２図 一一−Ｎ＋ベース力であるａべ１′のｔ拳□Ｎ＋へ一人
ｔＪ″ない斗貢ギＥ？”の宅今第４図 ΔＸ（μｍ）
、第２図は本発明のサイリスタに順方向電圧を印加した
時の電界強度を示す図、第３図は従来の過電圧保護機能
付サイリスタの断面図、第４図はΔＸとＶａｏ／Ｖｏと
の関係を示す図である。 ＭＴ・・・メインサイリスタ ＰＴ・・・パイロットサイリスタ １１・・・Ｐエミッタ層 １２・・・Ｎ−ベース層 １３・・・Ｐベース層 １４・・・Ｎエミッタ層 １５・・・アノード電極 １６・・・カソード電極 １７・・・補助Ｎエミッタ層 １８・・・補助電極 ２１・・・Ｎベース層 ２２・・・過電圧降伏領域 ２３・・・受光部 代理人 弁理士 則 近 憲 佑 （ほか１名） 第２図 一一−Ｎ＋ベース力であるａべ１′のｔ拳□Ｎ＋へ一人
ｔＪ″ない斗貢ギＥ？”の宅今第４図 ΔＸ（μｍ）
Claims (7)
- （１）第１導電型の第１エミッタ層、第２導電型で比較
的不純物濃度の高い第１ベース層、第２導電量で比較的
不純物濃度の低い第１ベース層、第１導電型の第２ベー
ス層及び第２導電型の第２エミッタ層がこの順に積層さ
れてなるサイリスタにおいて、比較的不純物濃度の高い
第１ベース層の一部を除去し、順方向阻止電圧値が他の
領域よりも低い降伏電圧領域を設けたことを特徴とする
過電圧保護機能付サイリスタ。 - （２）前記比較的不純物濃度の高い第１ベース層の厚さ
をＷとした時、比較的不純物濃度の低い第１ベース層の
厚さΔωが ▲数式、化学式、表等があります▼ ε：半導体の誘電率、ｇ：電子の電荷 Ｅｃ：降伏電界、Ｎ：比較的不純物濃度の低い第１ベー
ス層の不純物濃度 より小さいことを特徴とする特許請求の範囲第１項記載
の過電圧保護機能付サイリスタ。 - （３）前記降伏電圧の低い領域を、前記サイリスタの第
２エミッタ層を除く他の３つの半導体層を共有するパイ
ロットサイリスタ領域内に設けたことを特徴とする特許
請求の範囲第１項記載の過電圧保護機能付サイリスタ。 - （４）前記パイロットサイリスタを光トリガ信号により
点孤駆動することを特徴とする特許請求の範囲第１項記
載の過電圧保護機能付サイリスタ。 - （５）前記降伏電圧の低い領域はＮベースのキャリアラ
イフタイムを他の領域より大きくして構成したことを特
徴とする特許請求の範囲第１項記載の過電圧保護機能付
サイリスタ。 - （６）前記サイリスタを比較的不純物濃度の低い第１ベ
ース層と、比較的不純物濃度の高い第１ベース層との間
で半導体どうしを直接接着することにより製造すること
を特徴とする特許請求の範囲第１項記載の過電圧保護機
能付サイリスタ。 - （７）前記サイリスタを比較的不純物濃度の高い第１ベ
ース層中で、半導体どうしを直接接着することにより製
造することを特徴とする特許請求の範囲第１項記載の過
電圧保護機能付サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60042846A JPS61202465A (ja) | 1985-03-06 | 1985-03-06 | 過電圧保護機能付サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60042846A JPS61202465A (ja) | 1985-03-06 | 1985-03-06 | 過電圧保護機能付サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61202465A true JPS61202465A (ja) | 1986-09-08 |
Family
ID=12647363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60042846A Pending JPS61202465A (ja) | 1985-03-06 | 1985-03-06 | 過電圧保護機能付サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61202465A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420045A (en) * | 1991-03-27 | 1995-05-30 | Siemens Aktiengesellschaft | Process for manufacturing thyristor with adjustable breakover voltage |
| US5473170A (en) * | 1991-11-15 | 1995-12-05 | Sgs-Thomson Microelectronics, S.A. | Semiconductor protection component |
| US5510274A (en) * | 1987-08-19 | 1996-04-23 | Mitsubishi Denki Kabushiki Kaisha | Method of controlling a carrier lifetime in a semiconductor switching device |
| WO1998034282A1 (de) * | 1997-01-31 | 1998-08-06 | Siemens Aktiengesellschaft | Asymmetrischer thyristor |
| DE19947028A1 (de) * | 1999-09-30 | 2001-04-12 | Siemens Ag | Thyristor mit Spannungsstoßbelastbarkeit in der Freiwerdezeit |
-
1985
- 1985-03-06 JP JP60042846A patent/JPS61202465A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510274A (en) * | 1987-08-19 | 1996-04-23 | Mitsubishi Denki Kabushiki Kaisha | Method of controlling a carrier lifetime in a semiconductor switching device |
| US5420045A (en) * | 1991-03-27 | 1995-05-30 | Siemens Aktiengesellschaft | Process for manufacturing thyristor with adjustable breakover voltage |
| US5473170A (en) * | 1991-11-15 | 1995-12-05 | Sgs-Thomson Microelectronics, S.A. | Semiconductor protection component |
| US5719413A (en) * | 1991-11-15 | 1998-02-17 | Sgs-Thomson Microelectronics S.A. | Gateless thyristor combining high and low density regions of emitter shorts |
| WO1998034282A1 (de) * | 1997-01-31 | 1998-08-06 | Siemens Aktiengesellschaft | Asymmetrischer thyristor |
| US6271545B1 (en) | 1997-01-31 | 2001-08-07 | Siemens Aktiengesellschaft | Asymmetrical thyristor with blocking/sweep voltage independent of temperature behavior |
| DE19947028A1 (de) * | 1999-09-30 | 2001-04-12 | Siemens Ag | Thyristor mit Spannungsstoßbelastbarkeit in der Freiwerdezeit |
| US6727526B1 (en) | 1999-09-30 | 2004-04-27 | Siemens Aktiengesellschaft | Thyristor with recovery time voltage surge resistance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3893153A (en) | Light activated thyristor with high di/dt capability | |
| US5101244A (en) | Semiconductor schottky device with pn regions | |
| US3925801A (en) | Photon isolator with improved photodetector transistor stage | |
| US4700466A (en) | Method of manufacturing semiconductor device wherein silicon substrates are bonded together | |
| US4016593A (en) | Bidirectional photothyristor device | |
| JPH08316471A (ja) | 半導体装置 | |
| US3667064A (en) | Power semiconductor device with negative thermal feedback | |
| US4237473A (en) | Gallium phosphide JFET | |
| US4775883A (en) | Asymmetrical thyristor and method for producing same | |
| JPH0117268B2 (ja) | ||
| US3586928A (en) | Integrated transverse and triggering lateral thyristors | |
| JPS609671B2 (ja) | 光点弧形サイリスタ | |
| KR20240083044A (ko) | 고전력 밀도 정류 장치 | |
| US4166224A (en) | Photosensitive zero voltage semiconductor switching device | |
| GB1110281A (en) | Semiconductor junction device for generating optical radiation | |
| US3918083A (en) | Bilateral switching integrated circuit | |
| JPS623987B2 (ja) | ||
| JPS6257250A (ja) | 半導体装置 | |
| JPS5849104B2 (ja) | 半導体スイツチ | |
| JPS646545B2 (ja) | ||
| JPH01145859A (ja) | ラテラル型フォトサイリスタ | |
| JPH0793560B2 (ja) | ラツチング機能を有する無接点リレ− | |
| JPH04242980A (ja) | 受光素子 | |
| US3504243A (en) | Low saturation voltage transistor with symmetrical structure | |
| CA1242034A (en) | Controlled turn-on thyristor |