JPS5995611A - プログラマブルコントロ−ラ用監視制御装置 - Google Patents
プログラマブルコントロ−ラ用監視制御装置Info
- Publication number
- JPS5995611A JPS5995611A JP57204969A JP20496982A JPS5995611A JP S5995611 A JPS5995611 A JP S5995611A JP 57204969 A JP57204969 A JP 57204969A JP 20496982 A JP20496982 A JP 20496982A JP S5995611 A JPS5995611 A JP S5995611A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- programmer
- bus
- cpu
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ブロノ７ラマブルコント１゛−ラ（以下Ｐ（
３と略す，、）の動作の監視や、シーケンスプログラム
のローティングや表示等を行うＰＣ用監視制御装＠（こ
関するものである、 本発明の説明の前に従来の装置の一般的な構成を第１図
により説明する、第１図の《１》はＣＲＴ付監親監視装
置例である。（２）はＣＰＵ、（３） ｕ制御用プログ
ラムメモリ、（４）は一時記憶メモリ、（５）はキーボ
ー１ごコントローラ、（６）はキーボード、（７）はＣ
ＪｔＴコントローラ、（８）はＣＩＬＴ、（９》はＰＣ
σＯと信号の授受を行う為の外部インターフェース、ま
ｔこＤｌ は前記ＣＰＵ（２）と制御用ブロクラムメ
モリ（３）、一時記憶メモリ（４）、、＝？ーボードコ
ントローラ（５）、ｃｉｔ’ｒコントローラ（７）、イ
ンターフェース（９）との間で信号の授受を行う為のア
ドレス，データ等の信号バスでＪ・る。
３と略す，、）の動作の監視や、シーケンスプログラム
のローティングや表示等を行うＰＣ用監視制御装＠（こ
関するものである、 本発明の説明の前に従来の装置の一般的な構成を第１図
により説明する、第１図の《１》はＣＲＴ付監親監視装
置例である。（２）はＣＰＵ、（３） ｕ制御用プログ
ラムメモリ、（４）は一時記憶メモリ、（５）はキーボ
ー１ごコントローラ、（６）はキーボード、（７）はＣ
ＪｔＴコントローラ、（８）はＣＩＬＴ、（９》はＰＣ
σＯと信号の授受を行う為の外部インターフェース、ま
ｔこＤｌ は前記ＣＰＵ（２）と制御用ブロクラムメ
モリ（３）、一時記憶メモリ（４）、、＝？ーボードコ
ントローラ（５）、ｃｉｔ’ｒコントローラ（７）、イ
ンターフェース（９）との間で信号の授受を行う為のア
ドレス，データ等の信号バスでＪ・る。
一方、（ｎＨ．ｓプログラマブルコントローラの一般的
な構成例である，Ｑｌ）＋，ｔＯＰＵ，（ｘ２は制御用
ブロダラムメモリ、０３はデータメモリ、０４）はシー
ケンスプログラムメモリ、ａＱはプロセス出力インター
フェース、（ＩＱｕプロセス入力インターフェース、θ
ηはＯｉｌ記０ＩＬＴ付監視装置（１）と信号の授受を
行う為の外部インターフェース、ま１こａはプロセス入
力、ｂはプロセス出力、ＤノはＩｉＩ記ＯＰ Ｕ （Ｉ
ｌｌと制御用プログラムメモリＯ２，データメモリα３
．シーケンスブロクラムメモリＱ４） 、プロセス出力
インターフェース０υ、プロセス入力インターフェース
αＱとの間で信号の授受を行う為のアドレス、データ等
の信号バスである。
な構成例である，Ｑｌ）＋，ｔＯＰＵ，（ｘ２は制御用
ブロダラムメモリ、０３はデータメモリ、０４）はシー
ケンスプログラムメモリ、ａＱはプロセス出力インター
フェース、（ＩＱｕプロセス入力インターフェース、θ
ηはＯｉｌ記０ＩＬＴ付監視装置（１）と信号の授受を
行う為の外部インターフェース、ま１こａはプロセス入
力、ｂはプロセス出力、ＤノはＩｉＩ記ＯＰ Ｕ （Ｉ
ｌｌと制御用プログラムメモリＯ２，データメモリα３
．シーケンスブロクラムメモリＱ４） 、プロセス出力
インターフェース０υ、プロセス入力インターフェース
αＱとの間で信号の授受を行う為のアドレス、データ等
の信号バスである。
以上の様にこの種の監視装置（１）はＰ Ｃ（１０と別
に設けらＪ１接続ケーブルα引こまり結合されてい１こ
２その場合特別な外部インターフェース（９）やＰＣａ
υが必要となり高価となるのみならず、ＣＰ Ｕ （２
）やαυの信号バスではないので相互のデータ授受が高
速に行λＵい火炉があつ１こ。
に設けらＪ１接続ケーブルα引こまり結合されてい１こ
２その場合特別な外部インターフェース（９）やＰＣａ
υが必要となり高価となるのみならず、ＣＰ Ｕ （２
）やαυの信号バスではないので相互のデータ授受が高
速に行λＵい火炉があつ１こ。
本発明は上記のような従来の装置の欠点を除去するｆこ
めに為さオ］ｆこもので、監視装置とＰＣを一体化（、
両（Ｅ Ｉ’ Ｕの信号バスレベルで高速に、お互いの
データの授受を行うことが°７″′きる装置を提供する
ことを目的と１・τおり以下第２図に示−１実施例によ
りその詳細を説明する。
めに為さオ］ｆこもので、監視装置とＰＣを一体化（、
両（Ｅ Ｉ’ Ｕの信号バスレベルで高速に、お互いの
データの授受を行うことが°７″′きる装置を提供する
ことを目的と１・τおり以下第２図に示−１実施例によ
りその詳細を説明する。
第２図４７）（２）１１ モ＝ タ用ＯＦ Ｕ 、 （
＋ｎ）；ｒ Ｐに １Ｈｃｎ＋でま）る。り３）〜（８
）、（ｌり〜（１（Ｓ及と１１．ｂは第１図と同等で沖
・す、その説明を省略１−る６又、Ｑｌ １．？モニタ
ＯＰ Ｕ 、 侶ケバ７、 Ｄ＋トＦ Ｃ、信ｑハス］
Ｊ２ａとのい側に切替えらノ］でおり、ＰＣＪＴＩＯＰ
ＬＩα１）と制御用゛プログラムメモリ（１２，データ
メモリ（［Ｊ、シーケンスブロクラムメモリ（１４１）
、プロセス出力インターフェース０υ、プロセス入力
インターフェースθｑが接続さノ１ＰＯがｍハ作１．で
いるものとする、さて°、モニタｃ １）ｕ （２＋
ｔ−ａキーボード（６）が操作さｈ ｒｖことことより
、ＰＣの動作状態をリード１１こりｔｙこはｌ’ ０ノ
＼シーケンスブロク→ム等をライトし１こりする必要が
生じｆこ時、モニタＯＰ Ｕ （２）よＩ） ＰＣ用（
’： Ｐ Ｕ （１）へ一時停止要求償号６ ノ）’＋
発せら第１、そｉｌをでよ］ＰＣＣＯＯＰ Ｕ ＱＩＪ
が一時停止すると一時停止完了侶＠ｆが１’ に ＪＩ
ＯＰ Ｕ （ＩＩ）よりノ〈ススイ、７チ（１９に与
λらｉｌる、こオ′１によりモニタＣＰＵ信号ノくスＤ
＋が信号バスＪ、）２１１に接続さオ］モニタＣ’、
Ｐ ｕ （２）よす１ｔｌｌ 部用ブロクうムメモＩ＋
（１２１，データメモＩＩ（１１゜シーケンスプロツノ
うムメモリθ４）、プロセス出カイ′／ターファ スＯ
ｒｉ＋ 、プロセス人力インターフェース（１（９−＼
のリードオｒニー １ｊ−フイトプ＋Ｓｔｌ能２ ｒｒ
る、１ことえはプロセス入力インターフェースＯｆ９を
介１、てプロセス入力（−）をリードＩ７．０■（、Ｔ
コントローラ（７）；＋ｊＨ−ｒ （ｓ ｌ＋、′ｒ
（ｓ＋＋ｚ表７７＜ すルコトＩＩど、ＰＣ（７）動作
の監視や逆にキー１１＜−ドで操作さスＩＴこブロクラ
ムデータをシーケンスプログラムメモリ０４０こライト
することによりブロクうムのロープ？ンク゛ｔ＜可能と
ｔｌる、 以上説明【・１こ様に、ＰＣ用信号バスとモニタ（１℃
信号パスがバススイ、ツチ仔より直結さ第１るので従来
の装置の様に外部インターフェースが不要とＬ「り安価
と４Ｃるのみなら１、昼速に信号の授受が可９求、
ｆｌｌＪ）ＨＡ ７ ’ｙ ／ １ノ、、 ’）トＩ千
ＩｉＪ］丁シ）ｚ１＃、のである、
＋ｎ）；ｒ Ｐに １Ｈｃｎ＋でま）る。り３）〜（８
）、（ｌり〜（１（Ｓ及と１１．ｂは第１図と同等で沖
・す、その説明を省略１−る６又、Ｑｌ １．？モニタ
ＯＰ Ｕ 、 侶ケバ７、 Ｄ＋トＦ Ｃ、信ｑハス］
Ｊ２ａとのい側に切替えらノ］でおり、ＰＣＪＴＩＯＰ
ＬＩα１）と制御用゛プログラムメモリ（１２，データ
メモリ（［Ｊ、シーケンスブロクラムメモリ（１４１）
、プロセス出力インターフェース０υ、プロセス入力
インターフェースθｑが接続さノ１ＰＯがｍハ作１．で
いるものとする、さて°、モニタｃ １）ｕ （２＋
ｔ−ａキーボード（６）が操作さｈ ｒｖことことより
、ＰＣの動作状態をリード１１こりｔｙこはｌ’ ０ノ
＼シーケンスブロク→ム等をライトし１こりする必要が
生じｆこ時、モニタＯＰ Ｕ （２）よＩ） ＰＣ用（
’： Ｐ Ｕ （１）へ一時停止要求償号６ ノ）’＋
発せら第１、そｉｌをでよ］ＰＣＣＯＯＰ Ｕ ＱＩＪ
が一時停止すると一時停止完了侶＠ｆが１’ に ＪＩ
ＯＰ Ｕ （ＩＩ）よりノ〈ススイ、７チ（１９に与
λらｉｌる、こオ′１によりモニタＣＰＵ信号ノくスＤ
＋が信号バスＪ、）２１１に接続さオ］モニタＣ’、
Ｐ ｕ （２）よす１ｔｌｌ 部用ブロクうムメモＩ＋
（１２１，データメモＩＩ（１１゜シーケンスプロツノ
うムメモリθ４）、プロセス出カイ′／ターファ スＯ
ｒｉ＋ 、プロセス人力インターフェース（１（９−＼
のリードオｒニー １ｊ−フイトプ＋Ｓｔｌ能２ ｒｒ
る、１ことえはプロセス入力インターフェースＯｆ９を
介１、てプロセス入力（−）をリードＩ７．０■（、Ｔ
コントローラ（７）；＋ｊＨ−ｒ （ｓ ｌ＋、′ｒ
（ｓ＋＋ｚ表７７＜ すルコトＩＩど、ＰＣ（７）動作
の監視や逆にキー１１＜−ドで操作さスＩＴこブロクラ
ムデータをシーケンスプログラムメモリ０４０こライト
することによりブロクうムのロープ？ンク゛ｔ＜可能と
ｔｌる、 以上説明【・１こ様に、ＰＣ用信号バスとモニタ（１℃
信号パスがバススイ、ツチ仔より直結さ第１るので従来
の装置の様に外部インターフェースが不要とＬ「り安価
と４Ｃるのみなら１、昼速に信号の授受が可９求、
ｆｌｌＪ）ＨＡ ７ ’ｙ ／ １ノ、、 ’）トＩ千
ＩｉＪ］丁シ）ｚ１＃、のである、
第１図は従来装置の構成の１例を示す図、第２図（ｊ本
発明の一実施例を示１図で序）る８図中、（１） ｌ、
ｔ （３Ｒｉ’イ」監視装置ｌ！（、、（２）ｉ、ｔ
ＣＰ Ｕ 、（１１）１２プログラマブルコントローラ
用ＯＰ［］、Ｑ“諜ノ〜ススイッチ、１）２Ｒ，、Ｉ）
２ｂはプロクラマフルコントローラ用信号バス、ｆは一
時停止完了信号である、なお図１−１１、同一符号は同
−又１．ｒ相当部分を示１−８代３＞）１人 罠 野
信 − 第 １ 図 第２図 −４′ｌ
発明の一実施例を示１図で序）る８図中、（１） ｌ、
ｔ （３Ｒｉ’イ」監視装置ｌ！（、、（２）ｉ、ｔ
ＣＰ Ｕ 、（１１）１２プログラマブルコントローラ
用ＯＰ［］、Ｑ“諜ノ〜ススイッチ、１）２Ｒ，、Ｉ）
２ｂはプロクラマフルコントローラ用信号バス、ｆは一
時停止完了信号である、なお図１−１１、同一符号は同
−又１．ｒ相当部分を示１−８代３＞）１人 罠 野
信 − 第 １ 図 第２図 −４′ｌ
Claims (2)
- （１） プログラマブルコントローラ用ＣＰＵとブ誕
ロゲラマブルコントローラの動作監視等を行つモニタ用
ＣＰＵを具備し、Ｉ’ｌｌ記ＣＰＵのいずねかをプログ
ラマフルコントローラの信号バスへ接続するバススイ・
ソチを設け、前記モニタ用ＣＰＵへ一時停仕要求信号を
発し・、一時停止完了にて前記バススイ・ソチをプログ
ラマフルコントローラ用信号バスからモニタ用（３ＰＵ
バスに切替えてプログラマフルコントローラ用信号バス
に接続才るよう構成１ｊこプログラマフルコントローラ
用監視制御装置。 - （２） プログラマフルコントローラのシーケンスブ
ロクラムメモリ、データメモリなどすべての入出力機器
をモニタ用ＣＰＵでリード／ライト可能なメモリ空間上
に割り句は【・１こことを特徴とする特許 ルコントローラ用監視制御装置、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57204969A JPS5995611A (ja) | 1982-11-22 | 1982-11-22 | プログラマブルコントロ−ラ用監視制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57204969A JPS5995611A (ja) | 1982-11-22 | 1982-11-22 | プログラマブルコントロ−ラ用監視制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995611A true JPS5995611A (ja) | 1984-06-01 |
Family
ID=16499290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57204969A Pending JPS5995611A (ja) | 1982-11-22 | 1982-11-22 | プログラマブルコントロ−ラ用監視制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995611A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717019A (en) * | 1980-07-07 | 1982-01-28 | Fanuc Ltd | Numerical controller |
-
1982
- 1982-11-22 JP JP57204969A patent/JPS5995611A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717019A (en) * | 1980-07-07 | 1982-01-28 | Fanuc Ltd | Numerical controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58217069A (ja) | マルチ・マイクロコンピユ−タの通信方式 | |
| JPS5995611A (ja) | プログラマブルコントロ−ラ用監視制御装置 | |
| JPS5937639U (ja) | 工業用処理装置 | |
| JPS62277979A (ja) | パチンコ遊技店のデ−タ伝送装置 | |
| JPS6322109B2 (ja) | ||
| JPS6236938A (ja) | ロ−カルエリアネツトワ−クの通信制御装置 | |
| JP2976443B2 (ja) | システムバスを介してデータをやりとりする情報処理装置 | |
| JPS6153985B2 (ja) | ||
| JP3001429U (ja) | インターフェース変換回路 | |
| JPS59134841U (ja) | 情報処理装置 | |
| SU1262511A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
| JPS59133755A (ja) | 遠隔保守方式 | |
| JPS62103738A (ja) | プログラマブルコントロ−ラ | |
| JP3053923B2 (ja) | コピーデータ書込制御装置 | |
| JPS58134719U (ja) | マンマシン・インタフエ−ス計器 | |
| JPS6388644A (ja) | 中央処理装置 | |
| JPS6039163U (ja) | 外部入出力装置 | |
| JPS6318593A (ja) | Ｅａｒｏｍへのデ−タ書込方式 | |
| JPH0350604A (ja) | マルチシーケンス制御装置 | |
| JPS60100807U (ja) | マイクロコンピユ−タを用いた制御装置 | |
| JPS58167944U (ja) | 入出力デバイスの動作状態確認装置 | |
| JPH0258156A (ja) | データ処理装置 | |
| KR19980029434A (ko) | Pc 메인 프로세서와 pc 카드 사이의 데이타 인터페이스 장치 | |
| JPH0429101B2 (ja) | ||
| JPS60220646A (ja) | タスク間通信方式 |