JPS5995630A - デ−タ入力装置 - Google Patents
デ−タ入力装置Info
- Publication number
- JPS5995630A JPS5995630A JP57206755A JP20675582A JPS5995630A JP S5995630 A JPS5995630 A JP S5995630A JP 57206755 A JP57206755 A JP 57206755A JP 20675582 A JP20675582 A JP 20675582A JP S5995630 A JPS5995630 A JP S5995630A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- clock signal
- parallel
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/002—Specific input/output arrangements not covered by G06F3/01 - G06F3/16
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えば医療用の内視鏡写真撮影システムで
露出制御等に用いられる数値データｔ−撮影機構部に供
給するデータ入力装置に関する。
露出制御等に用いられる数値データｔ−撮影機構部に供
給するデータ入力装置に関する。
内視鏡写真撮影システムでは、光源の近傍に撮影機構部
ユニットが設けられており、その内部のＤ ／ Ａ変換
器に例えば露出基準となる数値デ・−夕を外部から供給
する。この数値データは、外ＦＩＢユニットに複数ビッ
トの２進符号で格納されているものであり、例えばマイ
クロプロセッサからの指示により並列ビットで抽出され
、ボートを介してそのままフレキシブルワイヤの先端部
の撮影機構部の鈷出制部回路へ送出される。
ユニットが設けられており、その内部のＤ ／ Ａ変換
器に例えば露出基準となる数値デ・−夕を外部から供給
する。この数値データは、外ＦＩＢユニットに複数ビッ
トの２進符号で格納されているものであり、例えばマイ
クロプロセッサからの指示により並列ビットで抽出され
、ボートを介してそのままフレキシブルワイヤの先端部
の撮影機構部の鈷出制部回路へ送出される。
しかし、このようにして複数ビットのデータを伝送し、
たのでは、数値データの２進ピツト数に対応して、伝送
回路を多く必要とする。これは伝送速度を特に要求され
ない上述のようなシステムでは無駄が多い。また、外部
ユニットと先端の内部ユニットとの間で電源を分離する
必要がある場合に４、各ビットに対応する伝送線路それ
ぞれに対してフォトカプラによる中継回路を設ける必要
があり、複雑化し大型化するようになる。
たのでは、数値データの２進ピツト数に対応して、伝送
回路を多く必要とする。これは伝送速度を特に要求され
ない上述のようなシステムでは無駄が多い。また、外部
ユニットと先端の内部ユニットとの間で電源を分離する
必要がある場合に４、各ビットに対応する伝送線路それ
ぞれに対してフォトカプラによる中継回路を設ける必要
があり、複雑化し大型化するようになる。
この発明は上記のような問題点を解決する九めになされ
たもので、ボートの出力数および伝送線路数を削減する
ことのできるデータ入力装置を提供することを目的とす
る。
たもので、ボートの出力数および伝送線路数を削減する
ことのできるデータ入力装置を提供することを目的とす
る。
すなわちこの発明に係るデータ入力装置は、マイクロプ
ロセッサ等で構成された中央処理装置を制卸して、その
複数のレジスタにより数値データをビット単位に分割し
、各ビット単位のデータそれぞれをクロックパルスと共
に制御回路部のシフトレジスタに順次直列的に伝送し、
記憶設定させるもので、このシフトレジスタから並列的
に読み出し、Ｄ／Ａ変換させるようにするものである。
ロセッサ等で構成された中央処理装置を制卸して、その
複数のレジスタにより数値データをビット単位に分割し
、各ビット単位のデータそれぞれをクロックパルスと共
に制御回路部のシフトレジスタに順次直列的に伝送し、
記憶設定させるもので、このシフトレジスタから並列的
に読み出し、Ｄ／Ａ変換させるようにするものである。
以下図面を参照してこの発明の一実施例を説明する。第
１図はその構成を示すもので、データ送出用の外部ユニ
ットである中央制御ボード１１内の記憶装置１２に、例
えば内視鏡写真撮影システムで露出基準となる８ビツト
の数値データを２進符号で格納する。このデータはマイ
クロプロセッサ吟からなる中央処理装＠１３によりビッ
ト並列に読み出し抽出されるもので、中央処理装置１３
では例えば複数のレジスタＡ。
１図はその構成を示すもので、データ送出用の外部ユニ
ットである中央制御ボード１１内の記憶装置１２に、例
えば内視鏡写真撮影システムで露出基準となる８ビツト
の数値データを２進符号で格納する。このデータはマイ
クロプロセッサ吟からなる中央処理装＠１３によりビッ
ト並列に読み出し抽出されるもので、中央処理装置１３
では例えば複数のレジスタＡ。
Ｂ、Ｃにより上記読み出した８ビツトの並列データを直
列ｙ！−夕に変換する。この直列状に変換されたビット
データは、各ビット単位でクロック信号と共にボート１
４へ供給する。このボート１４はデータ用およびクロッ
ク用の２系統の伝送線路に上記ビットデータおよびクロ
ッフィロ号を送出し、この２系統の伝送線路を介して、
例えは内視鏡のフレキシブルワイヤ先端部の撮影機構部
ユニットへ伝送する。
列ｙ！−夕に変換する。この直列状に変換されたビット
データは、各ビット単位でクロック信号と共にボート１
４へ供給する。このボート１４はデータ用およびクロッ
ク用の２系統の伝送線路に上記ビットデータおよびクロ
ッフィロ号を送出し、この２系統の伝送線路を介して、
例えは内視鏡のフレキシブルワイヤ先端部の撮影機構部
ユニットへ伝送する。
このユニットは例えば写真撮影用の露出制御を行なうた
めのものであり、このユニットはシフトレジスタ１５ｆ
備え、上記伝送されたビット単位のデータを検知し、ク
ロック信号に対応して、ビット単位毎に順次書き込み記
憶する。
めのものであり、このユニットはシフトレジスタ１５ｆ
備え、上記伝送されたビット単位のデータを検知し、ク
ロック信号に対応して、ビット単位毎に順次書き込み記
憶する。
すなわち、ビット単位に直列的に伝送された複数ビット
の数値データがシフトレジスタ１５に記憶設定されるよ
うになる。そして、このシフトレジスタ１５に記憶され
た複数ピットのデータを並列的に続み出し、数値処理回
路となるＤ／Ａ変換器１６へ供給する。
の数値データがシフトレジスタ１５に記憶設定されるよ
うになる。そして、このシフトレジスタ１５に記憶され
た複数ピットのデータを並列的に続み出し、数値処理回
路となるＤ／Ａ変換器１６へ供給する。
第２図は中央処理装置ｉｉ Ｊ ３におけるデータ設定
制御の流れを示すフローチャートであり、ステップ１０
１で記憶装置１２に格納された例えば８ビツトの数値デ
ータａ０〜ａ、を第３図（ａ）のようにレジスタＣに読
み込む。次にステップ１０２ではレジスタＣの桁数であ
る「８」がレジスタＢＫ［き込まれ、ステップ１０３で
レジスタＣの内容がレジスタＡに転写される。ここで、
レジスタＡは最上位桁ビット（ＭＳＢ）が数値データ用
ビット、次のビットがクロック用ビットに割り当てられ
ており、第３図（ｂｌのようにまずレジスタＣの最上位
桁ａ、がデータビットとして転写され、クロックデータ
はｒＯＪに設定される。このデータ社ステップ１０４の
ようにボート１４に供給し、シフトレジスタＪ５に伝送
される。この時クロックは「０」であるのでまだシフト
レジスタ１５は駆動されない。
制御の流れを示すフローチャートであり、ステップ１０
１で記憶装置１２に格納された例えば８ビツトの数値デ
ータａ０〜ａ、を第３図（ａ）のようにレジスタＣに読
み込む。次にステップ１０２ではレジスタＣの桁数であ
る「８」がレジスタＢＫ［き込まれ、ステップ１０３で
レジスタＣの内容がレジスタＡに転写される。ここで、
レジスタＡは最上位桁ビット（ＭＳＢ）が数値データ用
ビット、次のビットがクロック用ビットに割り当てられ
ており、第３図（ｂｌのようにまずレジスタＣの最上位
桁ａ、がデータビットとして転写され、クロックデータ
はｒＯＪに設定される。このデータ社ステップ１０４の
ようにボート１４に供給し、シフトレジスタＪ５に伝送
される。この時クロックは「０」であるのでまだシフト
レジスタ１５は駆動されない。
そして、ステップ１０５でレジスタ人の第６ビツトが第
３図（ｃ）で示すように「１」に設定されると、ボート
１４からシフトレジスタ１５にクロック信号が与えられ
、その先頭桁にｒ、？Ｊを書き込む。次にステップ１０
６でレジスタＣの内容ケ左へ１ビツトシフトし、２桁目
のデータａ、を先頭桁へ移動し、同時にステップ１０７
でレジスタＢの内容をｒｌＪ減じてｒ７Ｊとする。この
レジスタＢの内容はステップ１０８で「０」であるか否
かを判定し、「０」でない時はステップ１０３に戻る。
３図（ｃ）で示すように「１」に設定されると、ボート
１４からシフトレジスタ１５にクロック信号が与えられ
、その先頭桁にｒ、？Ｊを書き込む。次にステップ１０
６でレジスタＣの内容ケ左へ１ビツトシフトし、２桁目
のデータａ、を先頭桁へ移動し、同時にステップ１０７
でレジスタＢの内容をｒｌＪ減じてｒ７Ｊとする。この
レジスタＢの内容はステップ１０８で「０」であるか否
かを判定し、「０」でない時はステップ１０３に戻る。
そして、第３図１ｄｌ （ｅ）・・・（ｒ）（ｇ）に順
次水されるように上記同様にして数値データの全ビット
を順次シフトレジスタ１５に送出し、このシフトレジス
タ１５ではクロック信号と共にシフト駆動して、順次送
られるビットデータを記憶設定するようになる。こうし
てｒ、、Ｊ〜し１」の８ビツト、のデータ送出が完了す
ると、レジスタＢの内容は「０」となり、ステップ１０
８の判定出力で、ビットデータ伝送が終了する。
次水されるように上記同様にして数値データの全ビット
を順次シフトレジスタ１５に送出し、このシフトレジス
タ１５ではクロック信号と共にシフト駆動して、順次送
られるビットデータを記憶設定するようになる。こうし
てｒ、、Ｊ〜し１」の８ビツト、のデータ送出が完了す
ると、レジスタＢの内容は「０」となり、ステップ１０
８の判定出力で、ビットデータ伝送が終了する。
すなわち、中央処理装置１３で数値データを並列−直列
変換して伝送し、シフトレジスタ１５で直列−並列変換
して記憶するようになり、したがってボートの出力数お
よび伝送線路数をビットデータ伝送用１本およびクロ、
ツク信号伝送用１本に削減することができる。
変換して伝送し、シフトレジスタ１５で直列−並列変換
して記憶するようになり、したがってボートの出力数お
よび伝送線路数をビットデータ伝送用１本およびクロ、
ツク信号伝送用１本に削減することができる。
ここで、外部ユニットと、先端部撮影機構ユニットとの
間で電源分離する必要のある場合には、第４図に示すよ
うなバッファｉ７．ｉｓおよびフォトカブラ１９．２０
でなる中継回路を、ピットおよびクロック信号の各伝送
路にそれぞれ設け、信号だけがユニット間で伝送される
ようにする。
間で電源分離する必要のある場合には、第４図に示すよ
うなバッファｉ７．ｉｓおよびフォトカブラ１９．２０
でなる中継回路を、ピットおよびクロック信号の各伝送
路にそれぞれ設け、信号だけがユニット間で伝送される
ようにする。
以上のようにこの発明に係るデータ入力装置によれば、
数値データをユニット間で直列伝送することで、ボート
の出力数、および伝送線路数を削減することが可能とな
る。そして、ユニット間で電源分離する場合には、フォ
トカブラを含む中継回路の数も充分削減することができ
、伝送路を充分削減することの要求される例えば内視鏡
のシステム等に応用して効果的でおる。
数値データをユニット間で直列伝送することで、ボート
の出力数、および伝送線路数を削減することが可能とな
る。そして、ユニット間で電源分離する場合には、フォ
トカブラを含む中継回路の数も充分削減することができ
、伝送路を充分削減することの要求される例えば内視鏡
のシステム等に応用して効果的でおる。
図面はこの発明の詳細な説明するためのもので、第１因
はその構成を示す図、第２図はそ−の動作を説明するフ
ローチャート、第３図はその動作過程のレジスタ内容を
示す図、第４図はこの発明の他の実施例の構１ｆｌｌ’
に示す図でおる。 １３・・・中央処理装置、１４・・・ボート、１５・・
・シフトレジスタ、Ｉ’ｉ、１８…バツフア、１９゜２
０・・・フォトカプラ。 出願人代理人 弁理士 鈴 江 武 彦特許庁長官
若杉和央 殿 １．事件の表示 特願昭５７−２０Ｇ７５５号 ３、補正をする者 事件との関係 特許出願人 （０３７） オリン・ｅス光学工業株式会ネ±４、代
理人 ７、補正の内容 明細古のｒｐ書（内容に変更なし）
はその構成を示す図、第２図はそ−の動作を説明するフ
ローチャート、第３図はその動作過程のレジスタ内容を
示す図、第４図はこの発明の他の実施例の構１ｆｌｌ’
に示す図でおる。 １３・・・中央処理装置、１４・・・ボート、１５・・
・シフトレジスタ、Ｉ’ｉ、１８…バツフア、１９゜２
０・・・フォトカプラ。 出願人代理人 弁理士 鈴 江 武 彦特許庁長官
若杉和央 殿 １．事件の表示 特願昭５７−２０Ｇ７５５号 ３、補正をする者 事件との関係 特許出願人 （０３７） オリン・ｅス光学工業株式会ネ±４、代
理人 ７、補正の内容 明細古のｒｐ書（内容に変更なし）
Claims (2)
- （１） 複数ビットの並列数値データを直列なデータ
に変換する手段と、この直列状に変換されたデータをビ
ット単位にして順次クロック信号と共に送出する伝送線
路と、この伝送線路で伝送されたビットデータをクロッ
グ信号に対応して検知し順次桁シフトして記憶するシフ
トレジスタと、このシフトレジスタに記憶された複数ビ
ットのデータを並列的に読み取り処理する手段とを具備
したこと全特徴とするデータ入力装置。 - （２） 上記伝送線路はフォトカプラを含んで構成す
るようにした特許請求の範囲第１項記載のデータ入力装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206755A JPS5995630A (ja) | 1982-11-25 | 1982-11-25 | デ−タ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206755A JPS5995630A (ja) | 1982-11-25 | 1982-11-25 | デ−タ入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995630A true JPS5995630A (ja) | 1984-06-01 |
Family
ID=16528549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206755A Pending JPS5995630A (ja) | 1982-11-25 | 1982-11-25 | デ−タ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995630A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140653A (ja) * | 1984-07-31 | 1986-02-26 | Sanyo Electric Co Ltd | デ−タ出力回路 |
-
1982
- 1982-11-25 JP JP57206755A patent/JPS5995630A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140653A (ja) * | 1984-07-31 | 1986-02-26 | Sanyo Electric Co Ltd | デ−タ出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09297729A (ja) | データ伝送装置及びデータ伝送方法 | |
| US4885584A (en) | Serializer system with variable character length capabilities | |
| EP0554209A1 (en) | Direct memory access controller | |
| KR930020903A (ko) | 바이트트래킹 시스템 및 방법 | |
| KR940005202B1 (ko) | 비트 순서 전환 장치 | |
| US5309156A (en) | Variable-length code decoding device | |
| JP2922571B2 (ja) | データ変換回路 | |
| JPS6118044A (ja) | プログラムスキヤナ | |
| JPS5995630A (ja) | デ−タ入力装置 | |
| US5898396A (en) | Analog-to-digital converter for both m-bit and n-bit analog conversion | |
| SE435111B (sv) | Anordning i ett modulert strukturerat databehandlingssystem for mikroinstruktionsstyrning | |
| JPS60502082A (ja) | ファクシミリ受信機のための画素発生器 | |
| US4644489A (en) | Multi-format binary coded decimal processor with selective output formatting | |
| US5233695A (en) | Microprocessor with a reduced size microprogram | |
| US4467413A (en) | Microprocessor apparatus for data exchange | |
| JPS59204888A (ja) | 電子楽器システム | |
| JPS6288031A (ja) | レジスタフアイル方式 | |
| JPS56157530A (en) | Order processing system | |
| JPS62185455A (ja) | Ｌｅｄヘツド | |
| SU1466012A1 (ru) | Преобразователь форматов данных | |
| KR910009792B1 (ko) | 팩시밀리의 화신호 처리회로 | |
| JPS59181756A (ja) | 通信制御装置 | |
| SU1587637A1 (ru) | Преобразователь кода | |
| GB2008361A (en) | Method and apparatus for serially transmitting information | |
| JPS59195748A (ja) | リングバスインタフエイス回路 |