JPS5997472U - ロジツクアナライザのトリガ設定回路 - Google Patents
ロジツクアナライザのトリガ設定回路Info
- Publication number
- JPS5997472U JPS5997472U JP19264482U JP19264482U JPS5997472U JP S5997472 U JPS5997472 U JP S5997472U JP 19264482 U JP19264482 U JP 19264482U JP 19264482 U JP19264482 U JP 19264482U JP S5997472 U JPS5997472 U JP S5997472U
- Authority
- JP
- Japan
- Prior art keywords
- setting circuit
- logic analyzer
- trigger setting
- circuit
- analyzer trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案の一実施例を示すブロック図である。
１・・・・・・入カブローブ、２・・・・・・設定条件
入力、３・・・・・・設定条件入力、４・・・・・・比
較回路、５・・・・・・比較回路・６°゛°゛°°一致
体号５”／ｆ出り・７°°°°°°一致信号出力。
入力、３・・・・・・設定条件入力、４・・・・・・比
較回路、５・・・・・・比較回路・６°゛°゛°°一致
体号５”／ｆ出り・７°°°°°°一致信号出力。
Claims (1)
- サンプリング回路、論理回路、メモリを含んで構成され
るロジックアナライザのトリガ設定回路において、あら
かじめ設定できる複数入力の条件を複数種持ち、それら
の入力条件が順次溝たされた時にトリガ信号が発生させ
られることを特徴とするロジックアナライザの！・リガ
設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19264482U JPS5997472U (ja) | 1982-12-20 | 1982-12-20 | ロジツクアナライザのトリガ設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19264482U JPS5997472U (ja) | 1982-12-20 | 1982-12-20 | ロジツクアナライザのトリガ設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5997472U true JPS5997472U (ja) | 1984-07-02 |
Family
ID=30414534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19264482U Pending JPS5997472U (ja) | 1982-12-20 | 1982-12-20 | ロジツクアナライザのトリガ設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5997472U (ja) |
-
1982
- 1982-12-20 JP JP19264482U patent/JPS5997472U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5997472U (ja) | ロジツクアナライザのトリガ設定回路 | |
| JPS58101253U (ja) | マルチクロツク形アナライザ | |
| JPS5846193U (ja) | 論理入力回路 | |
| JPS59104400U (ja) | デ−タ記憶装置 | |
| JPS5992868U (ja) | デジタル集積回路 | |
| JPS5956572U (ja) | 電流検出装置 | |
| JPS5996610U (ja) | バス異常検出回路 | |
| JPS5924263U (ja) | 目盛り付きピンセツト | |
| JPS59160913U (ja) | ナツト | |
| JPS58184946U (ja) | ビジ−信号検出回路 | |
| JPS60132699U (ja) | 集積回路 | |
| JPS5851359U (ja) | 出力回路 | |
| JPS5881654U (ja) | 演算処理装置 | |
| JPS58118599U (ja) | 記憶装置 | |
| JPS601035U (ja) | 遅延装置 | |
| JPS601037U (ja) | 二者択一回路 | |
| JPS58193400U (ja) | 集積回路 | |
| JPS60158332U (ja) | リセツト回路 | |
| JPS594126U (ja) | ダイオ−ド内蔵スイツチ | |
| JPS582685U (ja) | デジタルスイツチの試験装置 | |
| JPS59100306U (ja) | シ−ケンス制御演算装置 | |
| JPS6095650U (ja) | スタツクのオ−バフロ−検出回路 | |
| JPS5886687U (ja) | 表示装置 | |
| JPS6074368U (ja) | 擬似ｐｏｓバス装置 | |
| JPS6133149U (ja) | 誤り情報除去装置 |