JPS5998265A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPS5998265A JPS5998265A JP57205960A JP20596082A JPS5998265A JP S5998265 A JPS5998265 A JP S5998265A JP 57205960 A JP57205960 A JP 57205960A JP 20596082 A JP20596082 A JP 20596082A JP S5998265 A JPS5998265 A JP S5998265A
- Authority
- JP
- Japan
- Prior art keywords
- decimal point
- key
- register
- flag
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
- G06F3/027—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes for insertion of the decimal point
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、加減算等の数値計算機能を備えた加初器ある
いは電卓等の電子機器に関し、特に専用キーを必要とせ
ずに、小数点位置指定キーを用いて、入力数値データの
小数点位置を１桁ずつ左または右方向にシフトできるよ
うにしたものである。
いは電卓等の電子機器に関し、特に専用キーを必要とせ
ずに、小数点位置指定キーを用いて、入力数値データの
小数点位置を１桁ずつ左または右方向にシフトできるよ
うにしたものである。
従来技術
従来の加算器あるいは電卓“等の電子機器に数値データ
を入力する場合において、小数点を間違った位置で入力
したり、また入力し忘れた時にはエントリレジスタをク
リアした後、最初から数値データを入力し直さなければ
ならなかった。この操作は煩雑で時間がかかるため、操
作を簡易にするには小数点位置を左右に移動できる機能
が必要であると考えらる。しかし、小型化や低コスト化
が重要な要素となる電卓等の電子機器においては、小数
点シフトをする為の専用キーを用いずに既存のキーによ
って小数点シフトができることが望ましい。
を入力する場合において、小数点を間違った位置で入力
したり、また入力し忘れた時にはエントリレジスタをク
リアした後、最初から数値データを入力し直さなければ
ならなかった。この操作は煩雑で時間がかかるため、操
作を簡易にするには小数点位置を左右に移動できる機能
が必要であると考えらる。しかし、小型化や低コスト化
が重要な要素となる電卓等の電子機器においては、小数
点シフトをする為の専用キーを用いずに既存のキーによ
って小数点シフトができることが望ましい。
目 的
本発明は、上記の点に鑑みてされたもので、既存の小数
点キーを用いて、小数点の位置を左右方向にシフトでき
る機能を備えた電子機器を提供することを目的とする。
点キーを用いて、小数点の位置を左右方向にシフトでき
る機能を備えた電子機器を提供することを目的とする。
実施例
以下、図面を参照して本発明の詳細な説明する。
第１図は本発明電子機器の構成の一例を示し、ここでＫ
Ｂはキーボードであり、このキーボードＫＢ−ヒに°°
０゛°〜＋＋ ９ ＋＋キーの数値キ一群ＮＫ、°゛＋
゛′、“ｌ ＩＩ 、 ＩＩ、＝ｌ＋キー等のファン
クションキ一群ＦＫ、および°゛・°の小数点キーＰＫ
を配設する。
Ｂはキーボードであり、このキーボードＫＢ−ヒに°°
０゛°〜＋＋ ９ ＋＋キーの数値キ一群ＮＫ、°゛＋
゛′、“ｌ ＩＩ 、 ＩＩ、＝ｌ＋キー等のファン
クションキ一群ＦＫ、および°゛・°の小数点キーＰＫ
を配設する。
ＣＰＵはマイクロプロセッサ等からなる制御ユニットで
あり、クロックパルス発生回路、遅延回路、ゲート回路
、その他の論理回路によって構成した順序制御回路と、
後述の各回路ＤＩＳ等を制御する制御信号ＣＤｌ５等を
供給するマイクロ命令群を記憶している読出し専用記憶
装置ＲＯＭとを有し、かつ内部メモリには本発明を実施
するのに用いるフラッグＦＵＮ、 、 ＦＰ、およびＦ
ＰＰのフラグ領域を備えている。そのフラグＦＵＮはフ
ァンクションキ一群ＦＫのキーを押下した時にセットさ
れ、次の数値キ一群ＮＫのキー人力でこのフラッグＦＵ
Ｎを検出して第１レジスタＲ１をリフレッシュ（再生）
する。
あり、クロックパルス発生回路、遅延回路、ゲート回路
、その他の論理回路によって構成した順序制御回路と、
後述の各回路ＤＩＳ等を制御する制御信号ＣＤｌ５等を
供給するマイクロ命令群を記憶している読出し専用記憶
装置ＲＯＭとを有し、かつ内部メモリには本発明を実施
するのに用いるフラッグＦＵＮ、 、 ＦＰ、およびＦ
ＰＰのフラグ領域を備えている。そのフラグＦＵＮはフ
ァンクションキ一群ＦＫのキーを押下した時にセットさ
れ、次の数値キ一群ＮＫのキー人力でこのフラッグＦＵ
Ｎを検出して第１レジスタＲ１をリフレッシュ（再生）
する。
フラッグＦＰは小数点キーＰＫが押されたことを検出し
てセットされるフラグであり、フラグＰＰＰは小故点キ
ーＰＫが二度以上押下された時に、表示中の小数点を右
方向にシフトするか、あるいは左方向にシフトするかを
決定するフラッグである。
てセットされるフラグであり、フラグＰＰＰは小故点キ
ーＰＫが二度以上押下された時に、表示中の小数点を右
方向にシフトするか、あるいは左方向にシフトするかを
決定するフラッグである。
Ｒ１およびＲ２は例えば４ビツトのパラレルレジスタで
あり、それぞれ制御ユニットｃｐｕから供給される対応
の制御信号ＣＲＩ、またはＣＲ２に応じてデータを転送
したり、格納したりする。その際、第ルジスタＲ１には
キーボードＫＢからの入力数値データを格納し、第２レ
ジスタＲ２には被演算データを格納する。ＤＰＩおよび
ＤＰ２は例えば４ビツトのパラレルレジスタからなる小
数点ポインタであり、それぞれ対応するレジスタＲ１ま
たはＲ２内に格納されているデータの小数点位置を示す
。ＡＬＵは演算ユニットであり、パスラインＢＵＳを介
して供給されたデータに対して加減算などの演算を施す
。
あり、それぞれ制御ユニットｃｐｕから供給される対応
の制御信号ＣＲＩ、またはＣＲ２に応じてデータを転送
したり、格納したりする。その際、第ルジスタＲ１には
キーボードＫＢからの入力数値データを格納し、第２レ
ジスタＲ２には被演算データを格納する。ＤＰＩおよび
ＤＰ２は例えば４ビツトのパラレルレジスタからなる小
数点ポインタであり、それぞれ対応するレジスタＲ１ま
たはＲ２内に格納されているデータの小数点位置を示す
。ＡＬＵは演算ユニットであり、パスラインＢＵＳを介
して供給されたデータに対して加減算などの演算を施す
。
ＤＩＳはパスラインＢＵＳを介して送られてくるデータ
を可視化する表示装置であり、例えば７セグメントの蛍
光表示管や液晶表示器、またはＬＥＤ（発光ダイオード
）表示器が用いられる。
を可視化する表示装置であり、例えば７セグメントの蛍
光表示管や液晶表示器、またはＬＥＤ（発光ダイオード
）表示器が用いられる。
制御ユニットＣＰυは、キーボードＫＢがらの信号ＫＢ
Ｓおよびその他の回路ＤＩｓ等の状態を検知して、次の
ような制御信号を発生する。すなわち、制御信号ＣＤｌ
５により、パスラインＢＵＳの表示データが表示装置Ｄ
ＩＳに供給され、表示装置ＤＩＳの駆動が制御される。
Ｓおよびその他の回路ＤＩｓ等の状態を検知して、次の
ような制御信号を発生する。すなわち、制御信号ＣＤｌ
５により、パスラインＢＵＳの表示データが表示装置Ｄ
ＩＳに供給され、表示装置ＤＩＳの駆動が制御される。
制御信号ＣＲＩにより第ルジスタＲ１の数値データが読
み出されてパスラインＢＵＳに供給され、また、パスラ
インＢＵＳの入力数値データが第ルジスタＲ１に供給さ
れ、格納される。
み出されてパスラインＢＵＳに供給され、また、パスラ
インＢＵＳの入力数値データが第ルジスタＲ１に供給さ
れ、格納される。
制御信号ＣＲ２により第２レジスタＲ２の被演算データ
が読み出されてパスラインＢＵＳに供給され、また、パ
スラインＢＵＳの数値データが第２レジスタＲ２に供給
され、格納される。制御信号ＣＤρｌによりＪ”ｚ ｌ
／ＪＸ３９点ポインタＤＰＩの小数点位置データが読
み出されてパスラインＢｔｌＳに供給され、またパスラ
インＢｔｌＳの小数点位置データが第１小数点ポインタ
ＤＰｌに供給され、格納される。制御信号ＣＤＰ２によ
り第２小数点ポインタＤＰ２の小数煮付１４データが読
み出されてパスラインＢＵＳに供給され、またパスライ
ンＢＵＳの小数点位置データが第２小故点ポインタＤＰ
２に供給され、格納される。制御信号ＣＡＬＵによ一す
、演算ユニッ） ＡＬＵの演算データがパスラインＢＵ
Ｓに供給され、また、パスラインＢＵＳの被演算データ
が演算ユニッ） ＡＬＵに供給される。更に、制御信号
ＣＡＬＵにより演９ユニットＡＬＵはパスラインＢｔｌ
Ｓを介して送られてくるデータと演算ユニットＡＬｔｌ
のデータとに対して加ｇ算等の演算処理を施すべく制御
される。
が読み出されてパスラインＢＵＳに供給され、また、パ
スラインＢＵＳの数値データが第２レジスタＲ２に供給
され、格納される。制御信号ＣＤρｌによりＪ”ｚ ｌ
／ＪＸ３９点ポインタＤＰＩの小数点位置データが読
み出されてパスラインＢｔｌＳに供給され、またパスラ
インＢｔｌＳの小数点位置データが第１小数点ポインタ
ＤＰｌに供給され、格納される。制御信号ＣＤＰ２によ
り第２小数点ポインタＤＰ２の小数煮付１４データが読
み出されてパスラインＢＵＳに供給され、またパスライ
ンＢＵＳの小数点位置データが第２小故点ポインタＤＰ
２に供給され、格納される。制御信号ＣＡＬＵによ一す
、演算ユニッ） ＡＬＵの演算データがパスラインＢＵ
Ｓに供給され、また、パスラインＢＵＳの被演算データ
が演算ユニッ） ＡＬＵに供給される。更に、制御信号
ＣＡＬＵにより演９ユニットＡＬＵはパスラインＢｔｌ
Ｓを介して送られてくるデータと演算ユニットＡＬｔｌ
のデータとに対して加ｇ算等の演算処理を施すべく制御
される。
次に、第２図の流れ図を参照して第３図に示すキー操作
手順を例にとり、第１図示の電子機器の動作を説明する
。
手順を例にとり、第１図示の電子機器の動作を説明する
。
まず、第３図示のキー操作手順ｌにおいて、例えばｌ“
の数値キーＮＫが押されると、それに応じて発生するキ
ーボードＫＢからの出力信号ＫＢＳを受けて制御ユニッ
ｈ ｃｐｕにより制御信号ＣＲＩをレジスタＲ１に供給
し、レジスタＲ１に数値デーダ。
の数値キーＮＫが押されると、それに応じて発生するキ
ーボードＫＢからの出力信号ＫＢＳを受けて制御ユニッ
ｈ ｃｐｕにより制御信号ＣＲＩをレジスタＲ１に供給
し、レジスタＲ１に数値デーダ。
１“°を格納する。同時に、制御ユニッｈ ｃｐｕから
の信号ＣＤｌ５の制御のもとに数値データ゛°ｌ゛を表
示装置ＤＩＳに表示する０次に、キー操作手順２におい
て°°２”°、°“３”、”４°’、”５°゛および°
°６°′の数値キーＮＫが順次押されると、第２図示の
制御ステップＳ５の処理によりレジスタＲ１にデーり’
１２３４５Ｂ”を左シフト動作で格納し、かつ表示装置
ＤＩＳにレジスタＲ１およびＤＰＩの内容に応じた数イ
＋ｒｊ％ ＋＋ １２３４５１３ 、 ”を表示する。
の信号ＣＤｌ５の制御のもとに数値データ゛°ｌ゛を表
示装置ＤＩＳに表示する０次に、キー操作手順２におい
て°°２”°、°“３”、”４°’、”５°゛および°
°６°′の数値キーＮＫが順次押されると、第２図示の
制御ステップＳ５の処理によりレジスタＲ１にデーり’
１２３４５Ｂ”を左シフト動作で格納し、かつ表示装置
ＤＩＳにレジスタＲ１およびＤＰＩの内容に応じた数イ
＋ｒｊ％ ＋＋ １２３４５１３ 、 ”を表示する。
次に、キー操作手順３において°°Φ゛′の小数点キー
ＰＫが押されると、第２図示の制御ステップＳ８におい
て、制御ユニッｈ ｃｐｕによりフラッグＦＰが１°°
にセットされていないことを検出して、制御ステップＳ
８においてフラッグＦＰ５よびＦＰＰをそれぞれ＋＋
１ ＋＋の値にセットする。次に、キー操作手順４にお
いて、再びφ′′の小数点キーＰＫか押されると、第２
図示の制御ステップＳ８においてフラッグＦＰが°°１
”にセットされていることを検出した後、制御ステップ
ＳｌＯにおいてレジスタＤＰＩの内容か“°０°゛であ
ることを検出して、制御ステップＳｌｌにおいてフラッ
グＰＰＰをＩＩ Ｉ ＋＋にセットした後、制御ステッ
プＳＬ２においてレジスタＤＰＩを＋１”だけ歩進する
。次いで、レジスタＤＰＩの内容に応じて表示装置旧Ｓ
に小数点位置が１桁左にシフトした数値デーダ’ １２
３４５．６ ”を表示する。
ＰＫが押されると、第２図示の制御ステップＳ８におい
て、制御ユニッｈ ｃｐｕによりフラッグＦＰが１°°
にセットされていないことを検出して、制御ステップＳ
８においてフラッグＦＰ５よびＦＰＰをそれぞれ＋＋
１ ＋＋の値にセットする。次に、キー操作手順４にお
いて、再びφ′′の小数点キーＰＫか押されると、第２
図示の制御ステップＳ８においてフラッグＦＰが°°１
”にセットされていることを検出した後、制御ステップ
ＳｌＯにおいてレジスタＤＰＩの内容か“°０°゛であ
ることを検出して、制御ステップＳｌｌにおいてフラッ
グＰＰＰをＩＩ Ｉ ＋＋にセットした後、制御ステッ
プＳＬ２においてレジスタＤＰＩを＋１”だけ歩進する
。次いで、レジスタＤＰＩの内容に応じて表示装置旧Ｓ
に小数点位置が１桁左にシフトした数値デーダ’ １２
３４５．６ ”を表示する。
次に、キー操作手順５において°′パ′の小数点キーＰ
Ｋが再度押下されると、前述のキー操作手順４と同様の
制御の下に、ステップＳ１２においてレジスタＤＰＩを
’＋１”′だけ歩進して、表示装置′６ＤＩＳに小数点
位置が２桁左にシフトした数値データ゛’１２３４．５
６ ”を表示する。
Ｋが再度押下されると、前述のキー操作手順４と同様の
制御の下に、ステップＳ１２においてレジスタＤＰＩを
’＋１”′だけ歩進して、表示装置′６ＤＩＳに小数点
位置が２桁左にシフトした数値データ゛’１２３４．５
６ ”を表示する。
次に、キー操作手順６においてｌ′７”の数値キーＮＫ
か押下されると、前述の制御ステ、ンプＳ５においてレ
ジスタＲ１にデータ゛’ １２３４５８７”を格納し、
フラグＰＰＰを零にリセットして制御ステフプＳ７でレ
ジスタＤＰＩを°’ ＋ １ ”だけ歩進した後、表示
装置ＤＩＳにレジスタＲ１およびＤＰＩの内容に応じた
数値へ” １２３４．５８７°゛を表示する。
か押下されると、前述の制御ステ、ンプＳ５においてレ
ジスタＲ１にデータ゛’ １２３４５８７”を格納し、
フラグＰＰＰを零にリセットして制御ステフプＳ７でレ
ジスタＤＰＩを°’ ＋ １ ”だけ歩進した後、表示
装置ＤＩＳにレジスタＲ１およびＤＰＩの内容に応じた
数値へ” １２３４．５８７°゛を表示する。
次に、キー操作手順７において“・′°の小数点キーＰ
Ｋが押下されると、第２図の制御ステップＳ８において
フラグ［Ｐが” ｉ ”にセットされているのが検知さ
れ、次の制御ステップＳｌＯにおいてレジスタＤＰｌが
ＩＩ Ｏ＋１でないことが検知され、また次の制御ステ
ップＳ１３においてフラッグＰＰＰが”′ｌ”′にセッ
トされていないことが検知されるので、制御ステップＳ
＋４においてレジスタＤＰＩの内容を’＋ｉ”だけ減算
（ディクリメント）する。
Ｋが押下されると、第２図の制御ステップＳ８において
フラグ［Ｐが” ｉ ”にセットされているのが検知さ
れ、次の制御ステップＳｌＯにおいてレジスタＤＰｌが
ＩＩ Ｏ＋１でないことが検知され、また次の制御ステ
ップＳ１３においてフラッグＰＰＰが”′ｌ”′にセッ
トされていないことが検知されるので、制御ステップＳ
＋４においてレジスタＤＰＩの内容を’＋ｉ”だけ減算
（ディクリメント）する。
よって、表示装置ＤＩＳには’ １２３４５．６７”を
表示する。次にキー操作手順８において、続けて小数点
キー゛・″が押下された場合も−Ｆ述のキー操作手順７
と同様にして、ステップＳ１４においてレジスタＤＰＩ
の内容を’４−１”だけ減算した後、表示装：Ｚ、 Ｄ
Ｉ Ｓに“１２３４５６．？”を表示する。
表示する。次にキー操作手順８において、続けて小数点
キー゛・″が押下された場合も−Ｆ述のキー操作手順７
と同様にして、ステップＳ１４においてレジスタＤＰＩ
の内容を’４−１”だけ減算した後、表示装：Ｚ、 Ｄ
Ｉ Ｓに“１２３４５６．？”を表示する。
その後、ファンクションキ一群ＦＫのキーが押下される
と、制御ステップＳｌから９１５に飛び、フラグＦＵＮ
をｌ′′にセットし、フラグＦＰおよびＦＰＰを零にク
リアする。ワ゛シいて、数値キーＮＫか押下されると、
フラグＦＵＮが”′ｌ”であるが否かを判定する制御ス
テップＳ２が肯定判定となるので、次の制御ステップＳ
３に進み、フラグＦＵＮを零にクリアして、レジスタＲ
１をＲ２に移し替え、レジスタ［ｌＰｌをＤＰ２に移し
替えた後、レジスタＲ１およびＤＰＩを零にリフレッシ
ュして、制御ステップｓ５へ進む。
と、制御ステップＳｌから９１５に飛び、フラグＦＵＮ
をｌ′′にセットし、フラグＦＰおよびＦＰＰを零にク
リアする。ワ゛シいて、数値キーＮＫか押下されると、
フラグＦＵＮが”′ｌ”であるが否かを判定する制御ス
テップＳ２が肯定判定となるので、次の制御ステップＳ
３に進み、フラグＦＵＮを零にクリアして、レジスタＲ
１をＲ２に移し替え、レジスタ［ｌＰｌをＤＰ２に移し
替えた後、レジスタＲ１およびＤＰＩを零にリフレッシ
ュして、制御ステップｓ５へ進む。
効 果
以上説明したように１本発明によれば、既存の小数点キ
ーを用いて、ｌＪＸ数点位置を左右にシフトできるよう
にしたので、例えば数値データ入力時に小数点を押し忘
れた事に気が付いた時には、小数点キーを連続押下して
所望の位置まで、小数点を左シフトして正しくセットす
ることができ、また、誤って小数点キーを押下した場合
でもそれを無視して全桁入力した後に小数点キーを連続
押下して所望の位置まで小数点を右シフトして正しくセ
ットすることができる。よって、本発明によれば、小数
点シフト用の専用キーを用いずに、容易に小数点位置を
正しく修正することができる効果が得られる。
ーを用いて、ｌＪＸ数点位置を左右にシフトできるよう
にしたので、例えば数値データ入力時に小数点を押し忘
れた事に気が付いた時には、小数点キーを連続押下して
所望の位置まで、小数点を左シフトして正しくセットす
ることができ、また、誤って小数点キーを押下した場合
でもそれを無視して全桁入力した後に小数点キーを連続
押下して所望の位置まで小数点を右シフトして正しくセ
ットすることができる。よって、本発明によれば、小数
点シフト用の専用キーを用いずに、容易に小数点位置を
正しく修正することができる効果が得られる。
第１図は本発明電子機器（電車）の構成の一例を示すブ
ロック線図、第２図はその動作の一例を示す流れ図、第
３図はそのキー動作と各レジスタの状７ｍ＜遷移との関
係を示す説明図である。 ＫＢ・・・キーボード、 ＮＫ・・・数値キ一群、 ＦＫ・・・ファンクションキ一群、 ＰＫ・・・小数点キー、 ｃｐｕ・・・制御ユニット、 ＤＩＳ・・・表示装置、 Ｒ１，Ｒ２・・・レジスタ、 ＤＰＩ、ＤＰ２・・・小数点ポインタ。 ＡＬＵ・・・演算ユニット、 ＢｔｌＳ・・・パスライン、 ＫＢＳ、ＧＤＩＳ、ＣＲＩ、Ｃ：Ｒ２，ＣＤＰＩ、ＣＤ
Ｐ２．Ｃ：ＡＬＵ ・＝制御信号。
ロック線図、第２図はその動作の一例を示す流れ図、第
３図はそのキー動作と各レジスタの状７ｍ＜遷移との関
係を示す説明図である。 ＫＢ・・・キーボード、 ＮＫ・・・数値キ一群、 ＦＫ・・・ファンクションキ一群、 ＰＫ・・・小数点キー、 ｃｐｕ・・・制御ユニット、 ＤＩＳ・・・表示装置、 Ｒ１，Ｒ２・・・レジスタ、 ＤＰＩ、ＤＰ２・・・小数点ポインタ。 ＡＬＵ・・・演算ユニット、 ＢｔｌＳ・・・パスライン、 ＫＢＳ、ＧＤＩＳ、ＣＲＩ、Ｃ：Ｒ２，ＣＤＰＩ、ＣＤ
Ｐ２．Ｃ：ＡＬＵ ・＝制御信号。
Claims (1)
- 数値データを入力する数値人力手段と、該手段により入
力された前記数値データの小数点位置を指定する小数点
入力手段とを肴する電子機器において、前記小数点入力
手段を用いて小数点位置を右または左方向へ１桁ずつシ
フトするようにしたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205960A JPS5998265A (ja) | 1982-11-26 | 1982-11-26 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205960A JPS5998265A (ja) | 1982-11-26 | 1982-11-26 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5998265A true JPS5998265A (ja) | 1984-06-06 |
Family
ID=16515550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205960A Pending JPS5998265A (ja) | 1982-11-26 | 1982-11-26 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998265A (ja) |
-
1982
- 1982-11-26 JP JP57205960A patent/JPS5998265A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4117607A (en) | Mathematics teaching system | |
| US4276541A (en) | Display control of hand-written, memorized pattern at a preselected time | |
| US4225932A (en) | Instructional calculator | |
| US4695983A (en) | Calculator or pocket computer with selectable operational sequence | |
| US3812489A (en) | Display device for use in a desk top calculator | |
| US4112429A (en) | Multifunction sequence operated integrated switch-display device | |
| US4887251A (en) | World timepiece | |
| US4300204A (en) | Time and date information correction in a combination timepiece and calculator utilizing a decimal point indicator display | |
| JPS6341889A (ja) | 表示装置 | |
| US4126949A (en) | Educational calculator | |
| US3877018A (en) | Shift register display for light pen | |
| US4025774A (en) | Timing apparatus including electronic calculator circuits | |
| JPS56110139A (en) | Input device | |
| GB2130782A (en) | Arithmetic teaching device | |
| JP2650409B2 (ja) | データ入力装置 | |
| GB2137002A (en) | Electronic Scale | |
| JPS5812254Y2 (ja) | 計算器 | |
| JP2984770B2 (ja) | 電子時計 | |
| JP2509668B2 (ja) | 電子機器 | |
| JPS594056B2 (ja) | キ−入力制御方式 | |
| JPS6025612Y2 (ja) | 乱数発生装置 | |
| JPH029397Y2 (ja) | ||
| JPS6236560B2 (ja) | ||
| JPS5841582Y2 (ja) | 表示装置 | |
| JPS6019030B2 (ja) | 教育用電子機器 |