JPS5998543A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5998543A
JPS5998543A JP57206169A JP20616982A JPS5998543A JP S5998543 A JPS5998543 A JP S5998543A JP 57206169 A JP57206169 A JP 57206169A JP 20616982 A JP20616982 A JP 20616982A JP S5998543 A JPS5998543 A JP S5998543A
Authority
JP
Japan
Prior art keywords
layer
layers
pellet
adhesive
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57206169A
Other languages
English (en)
Inventor
Tokuji Toida
戸井田　徳次
Hideki Kosaka
小坂　秀樹
Hajime Murakami
元 村上
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57206169A priority Critical patent/JPS5998543A/ja
Publication of JPS5998543A publication Critical patent/JPS5998543A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/451—Multilayered leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明に半導体装置、特に、小型化、多ピン化が可能な
半導体装置に関する。
最近、半導体装置の製造においてに、集積度の向上への
安来が１丁１丁高１っており、小型化、多ピン化の傾同
が進んでいる。
ところで、従来の半導体装置でに、ペレットを杷シ付け
るための基板として用いらｎるリードフレームにコバー
ルまたに４２７０イの如き、鉄系またにリン青銅＋Ｓｎ
入シ銅の如き銅糸の材料で作らｎており、その厚δがか
なり厚いものになってし１う。
七の結末、リードフレームのインナーリード部をエツチ
ング加工で形成する場合、リードフレーム自体の１１１
すのために微細加工が困難であり、位ｔｊＩＫ精度の良
いリードフレームを得ることはできなかった。そのため
、ワイヤボンディングの不良が発生し、！ππ多ピンや
Ｉト型化が困難になるという間趙点があった。さらに、
従来のセラミックやガラス入り樹脂を用いた基板にペレ
ットを取り付ける場合にも、多ビン化のためには、リー
ドの微細加工が必豐となるが、その加工が困難である上
に、製品の小型化、多ビン化にも自ずから限界があった
。
本発明の目的に、前ｄ己した昧醜に鑑み、小型化、多ピ
ン化の口■舵な半導体装置を提供下ることにある。
以下、本発明を図面に示す実施列にしたがって＃ＦＩ細
に説明する。
第１図は本発明による半導体装置の第１実施列を示す断
面図である。
この実、１ｍ向において、リードフレーム１は、絶縁層
２を挾んでその翫拠（上下）両面に薄い導電層３と４を
接着した多層構造よりなる、絶縁層２はたとえばポリイ
ミド、ポリアミド、トリアジンあるいはガラスエポキシ
系の樹脂のフィルムで作られる。一方、導電層３．４げ
たとえｄ銅（Ｏｕ）箔のような導電性のフィルムよりな
る。
これらの絶縁Ｎａ２と導電＃３．４を積層する場合、１
ず、ｍ２図１８１に示す工うに、下側の導電層３の上に
絶縁層２を適宜の接着剤（図示せず）で接着する。その
場合、下側の導電＃３のインナーリード部３ａの内端は
絶縁層２の内端よりも内側で終端している。
次に、第２図１ｂｌに示すように、導電層３上に接着さ
ｆ′Ｌ′１′ｃ絶縁ｊ−２の上に上側の導電層４を適宜
の接着剤（図示せず）で接着する。上側の導電層４のイ
ンナーリード部４ａＯ内端は絶＃ｉ＆層２の内端エフも
内側で終端している。したがって、導電層３、絶縁層２
．４電層４の内端どうしは互いに階段状に終端する。ま
た外端側も、絶縁層２の外端は両４を層３．４の７ウタ
一リード部３ｂ、４ｂの外端よりも外側に延ひ出してい
る。それにより、両導電層３．４は絶縁層２に１って互
いに確実に絶縁された積層構造となっている。
その後、下側の導電層３のペレット敵性ｍ（タブ）３Ｃ
の上には、ペレット５が接着剤６によって散り付けられ
る。
また、ペレット５の各ポンディングパッドは酌記両導電
層３．４のインナーリード部３ａ、３ｂの各々とワイヤ
３　ｗ　＋　４　ｗで互すにボンディングされ、電気的
に接続される。
嘔らに、ペレット５、ワイヤ３ｗ、４ｗ等にレジンモー
ルドによシパッケージ７の中に封止される。
本実施列においてに、リードフレーふ１が、絶縁＃２ｔ
−挾んで上下両側に接着した２層の導電層３．４よりな
るので、従来の１枚板状のリードフレームに比して同じ
リード幅で２倍の外部出力を取り出丁ことが可能となる
。
丁なわち、本実施向の牛導体装置ｔをプリント基板等の
基板に実装する場合、第１図に示すように、基板８のス
ルーホールの中にリードフレームの外端部を挿入し、各
導電層３．４のアウターリード部３ｂ％　４ｂをそれぞ
れ別々の配線Ｆ＃　９　ａ、　９　ｂに半田等で接続す
ることにより、各導電層３．４を別々の外部出力用ｄＩ
Ａ通路として用いることができ、通常のリード幅で２倍
の外部出力を取り出丁ことができ、小型化、多ピン化が
可能である。
第３図は本発明による牛導体装置の他の１つの実施列を
示す部分断面図である。
この実施列でニ、リードフレーム１０は３層のａｔ層を
持つ多階構造であり、下側導電Ｆ＠１１はたとえば導電
性材料のフィルムまたに基板上に形成さｆｔ７を蒸着層
等よりなる。この下側導電層１１の上には、絶縁層１２
を介して中間導電Ｎ１３が蒸Ｍまたにフィルム尋で形成
場れでいる。さラニ、この中間導電層１３の上には、絶
縁層１４を介して上側４１１１層１５が蒸着またにフィ
ルム尋で形成されている。
したがって、これらの導１１Ｌ層１１．１３．１５と絶
縁層１２．１４は全体として５層構造であｐ。
各層の内端は下側から順番に外側位置で終端し、階段状
となっているう 各導電層１１．１３．１５のインナーリード部は、下５
１１１導゛亀Ｉｆ１１１のペレット取付部１６上に接着
剤１７で散り付けられたペレット１８の各ポンディング
パッド１９とワイヤ１１Ｗ　　１３Ｗ％　　１５Ｗによ
ってボンティングされ、レジンモールドでパッケージ２
０の中に封止される。
その結果、本実施列では、リードフレーム１０が絶縁層
１２．１４を挾んで立体的に積層石れた３層の導電層１
１．１３．１５ｔ−有するので、同じリード幅で通常の
３倍の外部出力を取り出丁ことができ、小型化、多ビン
化が可能である。
なお、４１１Ｌ層１１．１３．１５のリード幅やリード
形状にたとえに印刷技術を用いる場合、自由に選択形成
できる。
また、本発明は導電層を４層以上有するリードフレーム
を餉えた牛導体装置も含むものである。
以上説明したように、本発明に工れば、同じリード幅あ
たり僚数倍の外部出力を取９出丁ことができ、小型化、
多ピン化が可能である。
【図面の簡単な説明】
第１図は本発明による半導体装置の一実施例の断面図、 第２図１１１〜ｌ（＋１にそのリードフレーム製造工程
を順次示す断面図、 第３図は本発明による半導体装置の池の実施例の部分断
面図、 第４図にそのペレット取付位置とインナーリード部の部
分平面図である。 １・・・リードフレーム、２・・・絶縁層、３．４・・
・導電１−１３ａ１３ｂ・・・インナーリード部、３ｗ
％４ｗ・・・ワイヤ、５・・・ペレット、１０・・・リ
ードフレーム、１１・・・下側導電層、１２・・・絶縁
層、１３・・・中間導′畦層、１４・・・絶縁層、１５
・・・上側導゛区層％　　１１Ｗ％１３Ｗ％　　１５Ｗ
・・・ワイヤ、１Ｂ・・・ペレット、１９・・・ポンデ
ィングパッド。 第　　１　　図 第　　２　図

Claims (1)

    【特許請求の範囲】
  1. ｌ、半導体ペレットのボンディングバンドとボンディン
    グワイヤによって接続されるリードを、絶縁層で分離さ
    ｎた復数の導電層で構成したことを特徴とする半導体装
    置。
JP57206169A 1982-11-26 1982-11-26 半導体装置 Pending JPS5998543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57206169A JPS5998543A (ja) 1982-11-26 1982-11-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57206169A JPS5998543A (ja) 1982-11-26 1982-11-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS5998543A true JPS5998543A (ja) 1984-06-06

Family

ID=16518946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57206169A Pending JPS5998543A (ja) 1982-11-26 1982-11-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS5998543A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121744U (ja) * 1984-08-27 1986-07-31
JPS63258054A (ja) * 1987-04-15 1988-10-25 Toshiba Corp 半導体集積回路装置
JPS63299154A (ja) * 1987-05-28 1988-12-06 Nec Corp 樹脂封止型半導体装置
JPH02187044A (ja) * 1988-11-21 1990-07-23 Honeywell Inc 集積回路チツプに使用する積重ねられたリードフレーム組立体
JPH0334337A (ja) * 1990-06-06 1991-02-14 Seiko Epson Corp 半導体集積回路
JPH03109759A (ja) * 1989-09-22 1991-05-09 Fuji Electric Co Ltd 集積回路装置のプラスチックパッケージング用リードフレーム
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
JPH0457350A (ja) * 1990-06-27 1992-02-25 Mitsui High Tec Inc 半導体装置
US5151771A (en) * 1990-05-31 1992-09-29 Ibiden Co., Ltd High lead count circuit board for connecting electronic components to an external circuit
JPH05283590A (ja) * 1992-01-07 1993-10-29 Nec Ic Microcomput Syst Ltd Ｉｃパッケージ
JP2004261512A (ja) * 2003-03-04 2004-09-24 Pentax Corp 固体撮像素子、電子内視鏡
JP2017055031A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 ワイヤ接続方法と端子

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121744U (ja) * 1984-08-27 1986-07-31
JPS63258054A (ja) * 1987-04-15 1988-10-25 Toshiba Corp 半導体集積回路装置
JPS63299154A (ja) * 1987-05-28 1988-12-06 Nec Corp 樹脂封止型半導体装置
JPH02187044A (ja) * 1988-11-21 1990-07-23 Honeywell Inc 集積回路チツプに使用する積重ねられたリードフレーム組立体
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
JPH03109759A (ja) * 1989-09-22 1991-05-09 Fuji Electric Co Ltd 集積回路装置のプラスチックパッケージング用リードフレーム
US5151771A (en) * 1990-05-31 1992-09-29 Ibiden Co., Ltd High lead count circuit board for connecting electronic components to an external circuit
JPH0334337A (ja) * 1990-06-06 1991-02-14 Seiko Epson Corp 半導体集積回路
JPH0457350A (ja) * 1990-06-27 1992-02-25 Mitsui High Tec Inc 半導体装置
JPH05283590A (ja) * 1992-01-07 1993-10-29 Nec Ic Microcomput Syst Ltd Ｉｃパッケージ
JP2004261512A (ja) * 2003-03-04 2004-09-24 Pentax Corp 固体撮像素子、電子内視鏡
JP2017055031A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 ワイヤ接続方法と端子
CN106971950A (zh) * 2015-09-11 2017-07-21 丰田自动车株式会社 电线连接方法与端子

Similar Documents

Publication Publication Date Title
US5214845A (en) Method for producing high speed integrated circuits
KR100298162B1 (ko) 수지봉지형반도체장치
KR100277308B1 (ko) 반도체장치
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US8466564B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
KR100592786B1 (ko) 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
US6552416B1 (en) Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6469376B2 (en) Die support structure
JPH0831560B2 (ja) 回路パツケージ・アセンブリ
JPH07283341A (ja) 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ
US6340839B1 (en) Hybrid integrated circuit
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US20050093121A1 (en) Chip package and substrate
US6686651B1 (en) Multi-layer leadframe structure
US7009296B1 (en) Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US6798055B2 (en) Die support structure
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
KR102345061B1 (ko) 반도체 패키지
JPH09107067A (ja) 半導体装置
US20040125574A1 (en) Multi-chip semiconductor package and method for manufacturing the same
KR20010068513A (ko) 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
JPS61150253A (ja) 半導体リ−ドフレ−ム
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
KR19980058483A (ko) 적층형 멀티 칩 모듈 반도체 패키지