JPS599947A - 電子回路基板およびその製造方法 - Google Patents
電子回路基板およびその製造方法Info
- Publication number
- JPS599947A JPS599947A JP57118967A JP11896782A JPS599947A JP S599947 A JPS599947 A JP S599947A JP 57118967 A JP57118967 A JP 57118967A JP 11896782 A JP11896782 A JP 11896782A JP S599947 A JPS599947 A JP S599947A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- solder
- hole
- holes
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
４（発明は、慎１脂等からなる絶縁基板を使用した電子
回路パッケージ（チップキャリアノクツケージ）（こ関
するものであり、優に、切離するスル−ホール（こ半［
：Ｅを充填しておくことにより、切離時の量産性の向上
校ひ、スルーホール内壁に形成した導体層の高１言順化
を図ると共に、プリント基板等への半田１寸は時の予備
半田を不要とし、生産性の向」二を図るものである。
回路パッケージ（チップキャリアノクツケージ）（こ関
するものであり、優に、切離するスル−ホール（こ半［
：Ｅを充填しておくことにより、切離時の量産性の向上
校ひ、スルーホール内壁に形成した導体層の高１言順化
を図ると共に、プリント基板等への半田１寸は時の予備
半田を不要とし、生産性の向」二を図るものである。
チップキャリアパッケージの従来例を、第１図〜第３図
と共に説明する。
と共に説明する。
第１図は、チップキャリアノクツケージの使用方法の一
例であり、第２図は完成後の上面図、第３図は工程別の
断面図である。
例であり、第２図は完成後の上面図、第３図は工程別の
断面図である。
゛まず、第１図に示すチップキャリアノ４ノケージの使
用方法（てついて、説明するＯ 第１図ａに示す様な、絶縁基板１．ダイノ（ノド２、ワ
イヤボンチイングツくノド３．導体配線４゜導体層５．
側面溝６．外部電極７よりなるチップキャリアパッケー
ジを作製し、その後、第１図すに示すようにＬＳＩチッ
プ８を、ダイパッド２にダイボンディングし、ボンティ
ングワイヤー９を用いて、ワイヤーボンブイノブを行い
、樹脂１０及び枠１１を用いて封止する。その後、第３
図Ｃに示す様に、プリント基板１４の電極１３と、チッ
プキャリアパッケージの外部電極７及び導体層５を半田
１２により接続するものである。
用方法（てついて、説明するＯ 第１図ａに示す様な、絶縁基板１．ダイノ（ノド２、ワ
イヤボンチイングツくノド３．導体配線４゜導体層５．
側面溝６．外部電極７よりなるチップキャリアパッケー
ジを作製し、その後、第１図すに示すようにＬＳＩチッ
プ８を、ダイパッド２にダイボンディングし、ボンティ
ングワイヤー９を用いて、ワイヤーボンブイノブを行い
、樹脂１０及び枠１１を用いて封止する。その後、第３
図Ｃに示す様に、プリント基板１４の電極１３と、チッ
プキャリアパッケージの外部電極７及び導体層５を半田
１２により接続するものである。
次に、チップキャリアパッケージの製作工程について説
明する。
明する。
まず、最初に、第３図ａ、ｂに示す様に、耐熱性ガラス
エポキシ等の絶縁基板１の両面に銅Ｃｕの導体箔１５が
形成された基板に、貫通孔１６を形成し、その後、メッ
キにより貫通孔内部に、導体層５を形成し、両面の導体
箔１５を眠気的に接続する。
エポキシ等の絶縁基板１の両面に銅Ｃｕの導体箔１５が
形成された基板に、貫通孔１６を形成し、その後、メッ
キにより貫通孔内部に、導体層５を形成し、両面の導体
箔１５を眠気的に接続する。
次に、第３図Ｃに示す様に導体箔１５の不要部を除去し
、ダイパッド２．ワイヤボンディング・ジッド３．導体
配線４．外部電極７を形成する。
、ダイパッド２．ワイヤボンディング・ジッド３．導体
配線４．外部電極７を形成する。
次に、第３図ｄに示す様に、スルーホール１６のほぼ中
心で、不要部を切離し、チップキャリア／％ ノケージ
を得る。１μｍ１面の溝６（１１、スルーホール１６０
半分が残−）だ部分であり、後にプリント基板等に半田
付けする場合に、外部電極７と共に、半田がトＪ〈部分
である。
心で、不要部を切離し、チップキャリア／％ ノケージ
を得る。１μｍ１面の溝６（１１、スルーホール１６０
半分が残−）だ部分であり、後にプリント基板等に半田
付けする場合に、外部電極７と共に、半田がトＪ〈部分
である。
不要部の切離は、金型を用いてプレスで打ち抜く方法、
あるいは、ダイシングソー等により切断する方法がある
。
あるいは、ダイシングソー等により切断する方法がある
。
なお、第２図は上記の方法で製造されたテンプキャリア
パッケージの上面を示している。
パッケージの上面を示している。
上記従来例においては以下に示す欠点があった０１ 不
一要部の切Ｍを、金型を用い、プレスで打し抜く方法で
行った場合、生産性はよいが、スルーホール内が中空で
ある為、プレス時のせん断力が不均等となり、スルホー
ル内の導体層を、引きはがす作用が働き、スルーホール
内の導体層がはがれることがある。その程度は、スル−
ホー ＃ トピッチ及びスルーホールド径が小さいほど
、大きく、高密度化に対して非常に不利であり、信頼性
の低いものである。
一要部の切Ｍを、金型を用い、プレスで打し抜く方法で
行った場合、生産性はよいが、スルーホール内が中空で
ある為、プレス時のせん断力が不均等となり、スルホー
ル内の導体層を、引きはがす作用が働き、スルーホール
内の導体層がはがれることがある。その程度は、スル−
ホー ＃ トピッチ及びスルーホールド径が小さいほど
、大きく、高密度化に対して非常に不利であり、信頼性
の低いものである。
２ 不要部の切離の他の方法として、ダイシングソー等
により切断する方法があるが、パッケージの４辺を一度
に切断できない為、生産性が悪くコスト高となる。また
この場合も、スルーホールが中空である為、プレス法に
比べれば程度は小σいが、スルーホール内の導体層を引
きはがすことがあり、信頼性が低い。
により切断する方法があるが、パッケージの４辺を一度
に切断できない為、生産性が悪くコスト高となる。また
この場合も、スルーホールが中空である為、プレス法に
比べれば程度は小σいが、スルーホール内の導体層を引
きはがすことがあり、信頼性が低い。
本発明は上記従来例の欠点を除去するものであシ、本発
明の一実施例を、第４図〜第６図と共に説明する。本実
施例は、ＩＣ，ＬＳＩナツツの実装を目的としたチップ
キャリアパッケージであり、第４図は、工程別断面図、
第６図は、完成品の上面図、第６図は、プリント基板へ
の搭載例である。
明の一実施例を、第４図〜第６図と共に説明する。本実
施例は、ＩＣ，ＬＳＩナツツの実装を目的としたチップ
キャリアパッケージであり、第４図は、工程別断面図、
第６図は、完成品の上面図、第６図は、プリント基板へ
の搭載例である。
まず本実施例の製造方法について説明する。第４図ａに
示す様に耐熱性ガラスエポキシあるいはポリイミド等よ
りなる絶縁基板２１の両面に、銅Ｃｕよりなる導体箔３
５を固着する。絶縁基板２１の厚みは、通常０．２〜１
．６ｍｍ程度である。また導体箔３５の厚みは、９〜３
５μ程度である。
示す様に耐熱性ガラスエポキシあるいはポリイミド等よ
りなる絶縁基板２１の両面に、銅Ｃｕよりなる導体箔３
５を固着する。絶縁基板２１の厚みは、通常０．２〜１
．６ｍｍ程度である。また導体箔３５の厚みは、９〜３
５μ程度である。
次に、第４図ｂ（ｒ（−示す様に、後に、チップキャリ
アパッケージの側面となる部分に、スルーホール３６を
ドリルυ１］工あるいは、釜型を用いたパンチノグ等に
より形成する。スルーホール３６の径は、通講０，３〜
１．０ｍｍφ 程度である。形成するスルーホール３６
の数は、実装するＩＣ，ＬＳＩテップのピン数により決
定される。捷た、スルーホール３６のピッチは、０．３
〜２．５４程度であり、ＩＣ，ＬＳＩチップのピン数及
びチップサイズ。
アパッケージの側面となる部分に、スルーホール３６を
ドリルυ１］工あるいは、釜型を用いたパンチノグ等に
より形成する。スルーホール３６の径は、通講０，３〜
１．０ｍｍφ 程度である。形成するスルーホール３６
の数は、実装するＩＣ，ＬＳＩテップのピン数により決
定される。捷た、スルーホール３６のピッチは、０．３
〜２．５４程度であり、ＩＣ，ＬＳＩチップのピン数及
びチップサイズ。
チップキャリアパッケージの外形寸法等から定められる
。
。
次に、第４図Ｃに示すように、無電解銅メッキ及び電解
銅メッキにより、導体層２５をスルーホール内壁及び導
体層３５上に形成し、両面の導体箔３６を電気的に接続
する。導体層２５の厚みは通常、１０〜２６μｍ程度で
ある。
銅メッキにより、導体層２５をスルーホール内壁及び導
体層３５上に形成し、両面の導体箔３６を電気的に接続
する。導体層２５の厚みは通常、１０〜２６μｍ程度で
ある。
次に、第４図ｄに示す様に、後に必要となる、４＃；ｍ
３ｒｓ及び導体層２５上に、エツチングレジスト３７を
形成する。エツチングレジスト３７は、ドライフィルム
を全面にはり付けた後、露光及び現像を行うことにより
、形成する。厚みは通常、５０μ〜１００μである。ス
ルーポールの周囲に、ランドを形成しない場合は、穴う
め法により行う。
３ｒｓ及び導体層２５上に、エツチングレジスト３７を
形成する。エツチングレジスト３７は、ドライフィルム
を全面にはり付けた後、露光及び現像を行うことにより
、形成する。厚みは通常、５０μ〜１００μである。ス
ルーポールの周囲に、ランドを形成しない場合は、穴う
め法により行う。
次に、第４図ｅに示すように、エツチングレジスト３７
をマスクとし、塩化第二鉄等の溶液により、銅Ｃｕのエ
ツチングを行い、不要部を除去しＩＣ・ＬＳＩテップ塔
載用のグイパッド２２．ワイヤポンディングパッド２３
．導体配線２４．外部電極２７を形成する。その後、エ
ツチングレジストを除去する。次に、ＩＣ，ＬＳＩチッ
プ実装時に行うワイヤボンディングのワイヤホ゛ンディ
性の向上を図る為に、銀Ａｕメッキを行い、Ａｕメッキ
膜３８を形成する。Ａｕメッキは、電解メッキにより行
い、その厚みは、０．１〜１．５μｍである。
をマスクとし、塩化第二鉄等の溶液により、銅Ｃｕのエ
ツチングを行い、不要部を除去しＩＣ・ＬＳＩテップ塔
載用のグイパッド２２．ワイヤポンディングパッド２３
．導体配線２４．外部電極２７を形成する。その後、エ
ツチングレジストを除去する。次に、ＩＣ，ＬＳＩチッ
プ実装時に行うワイヤボンディングのワイヤホ゛ンディ
性の向上を図る為に、銀Ａｕメッキを行い、Ａｕメッキ
膜３８を形成する。Ａｕメッキは、電解メッキにより行
い、その厚みは、０．１〜１．５μｍである。
第４図ｅに示す構造を、形成するにあたって本実施例で
は、以上のような方法を述べたが、他に種々の方法があ
り、例えば、Ｃｕのエツチング時に、半田あるいは、Ａ
ｕのメッキ膜をエツチングレジストに使用する方法、あ
るいは、アディティブ法により、導体を形成する方法等
があり、いずハの方法でもよい。
は、以上のような方法を述べたが、他に種々の方法があ
り、例えば、Ｃｕのエツチング時に、半田あるいは、Ａ
ｕのメッキ膜をエツチングレジストに使用する方法、あ
るいは、アディティブ法により、導体を形成する方法等
があり、いずハの方法でもよい。
次に、第４図ｆに示す様に、スルーホール３６に半田３
２を充填する。半田３２の充填は、ハンダゴテを使用し
、一点づつ半田を供給する方法７デイビング、あるいは
、半田クリームをスルーホール３６に充填した後リフロ
ーする方法、半田ボールをスルーホール３６に埋め込み
リフローする方法等があり、いずれの方法でもよい。こ
の時外部電極２７にも、半田を付着させることにより後
に、プリント基板等への半田付けが非常に容易になる。
２を充填する。半田３２の充填は、ハンダゴテを使用し
、一点づつ半田を供給する方法７デイビング、あるいは
、半田クリームをスルーホール３６に充填した後リフロ
ーする方法、半田ボールをスルーホール３６に埋め込み
リフローする方法等があり、いずれの方法でもよい。こ
の時外部電極２７にも、半田を付着させることにより後
に、プリント基板等への半田付けが非常に容易になる。
また、ディッピングにより行う場合は、半田の温度を２
３０℃〜２６０℃程度にしておき、絶縁基板２１の外部
電極２７を有する面を溶融半田に触れざすこＬによシ、
容易に、スルーホール３６内に半田が充填され、かつ、
外部電極２７にも、半田が付着する。
３０℃〜２６０℃程度にしておき、絶縁基板２１の外部
電極２７を有する面を溶融半田に触れざすこＬによシ、
容易に、スルーホール３６内に半田が充填され、かつ、
外部電極２７にも、半田が付着する。
次に、第４図ｆ、ｇに示す様に、スルーホール３６の中
心で、金型を用いてプレスにより打ちぬき、不要部を切
離し、第４図ｑ及び、第５図に示すチップキャリアパッ
ケージを形成する。この時、金型を多数個、形成してお
くと、一度のプレスで、多数個のチップキャリアパッケ
ージが完成し、非。
心で、金型を用いてプレスにより打ちぬき、不要部を切
離し、第４図ｑ及び、第５図に示すチップキャリアパッ
ケージを形成する。この時、金型を多数個、形成してお
くと、一度のプレスで、多数個のチップキャリアパッケ
ージが完成し、非。
常に生産性が良い。側面の溝２６には充填した半田３２
の一部が残っている。
の一部が残っている。
第６図ａ、ｂは、ＬＳＩチップを前記チップキャリアパ
ッケージに実装後、プリント％板に半田付けしたもので
ある。一般的な半田付けの方法としては、Ａ：半田ゴテ
を用い、半田を供給しながら行う方法、Ｂニブリント基
板側に半田クリームを印刷しておきその後、チップキャ
リアパッケージをプリント基板上に仮固定し、最後に、
リフローする方法、Ｃニブリント基板側に、半田ディツ
プ等により予備半田をした後、チップキャリアパッケー
ジを仮固定し、リンローする方法等がある。
ッケージに実装後、プリント％板に半田付けしたもので
ある。一般的な半田付けの方法としては、Ａ：半田ゴテ
を用い、半田を供給しながら行う方法、Ｂニブリント基
板側に半田クリームを印刷しておきその後、チップキャ
リアパッケージをプリント基板上に仮固定し、最後に、
リフローする方法、Ｃニブリント基板側に、半田ディツ
プ等により予備半田をした後、チップキャリアパッケー
ジを仮固定し、リンローする方法等がある。
半田ゴテを用いる方法では、半田付は時に半田を供給す
る必要があり、また他の方法では、プリント基板側に予
備半田をする必要があるが、本実施例では、第６図ａ、
ｂに示す様に、仮固定した後、リンローすることにより
、スルーホール内に充填し、た−主１月が溶け、チッフ
゛キャリアパノヶ〜ジの外部重液２７及び、１１１１１
面の導体層２５とプリント基板３４の電画３３が、生ば
」付けされる為、半田の供給及び、予備半田を必要とせ
ず、非常に生産性：が良ぐコストの安いものＫなる。第
６図ａ、ｂＫオイて、２８はＬＳＩチップ、２９はボン
ディングワイヤーである。
る必要があり、また他の方法では、プリント基板側に予
備半田をする必要があるが、本実施例では、第６図ａ、
ｂに示す様に、仮固定した後、リンローすることにより
、スルーホール内に充填し、た−主１月が溶け、チッフ
゛キャリアパノヶ〜ジの外部重液２７及び、１１１１１
面の導体層２５とプリント基板３４の電画３３が、生ば
」付けされる為、半田の供給及び、予備半田を必要とせ
ず、非常に生産性：が良ぐコストの安いものＫなる。第
６図ａ、ｂＫオイて、２８はＬＳＩチップ、２９はボン
ディングワイヤーである。
本発明は上記のような構成であり、本発明によれば以下
に示す効果が得られるものである。
に示す効果が得られるものである。
１ プレスにより、打ちぬいても、スルーポール内が中
実である為、従来のようにぜん断力が不均等となること
がなく、スルーホール内の導体層がはがれることがない
。よって、高信頼性のチップキャリアパッケージを得る
ことができる。また、切離方法として、ダイノングンー
等による切断方法を用いても、スルーボール内が中実で
あるため、スルーホール内の導体層がはがれることはな
い。
実である為、従来のようにぜん断力が不均等となること
がなく、スルーホール内の導体層がはがれることがない
。よって、高信頼性のチップキャリアパッケージを得る
ことができる。また、切離方法として、ダイノングンー
等による切断方法を用いても、スルーボール内が中実で
あるため、スルーホール内の導体層がはがれることはな
い。
２ 上記１の理由により、スルーホールピッチが非常に
小さい（０，５１ｍｍ 、 ０．６３５ ｍｍ等）場合
でも、容易に切離できる為、高密度なチップキャリアパ
ッケージを得ることができる。
小さい（０，５１ｍｍ 、 ０．６３５ ｍｍ等）場合
でも、容易に切離できる為、高密度なチップキャリアパ
ッケージを得ることができる。
３ 切離方法として、金型を用いプレスにより行える為
、非常に生産性が高く、コストが安い。
、非常に生産性が高く、コストが安い。
４ ＬＳＩチップをチップキャリアパッケージに実装
後、プリント基板に半田付けする場合、スルーホール内
の半田が溶けて、半田付が行なわれるため、半田の供給
が不必要であるとともに、予備半田を必要としない。
後、プリント基板に半田付けする場合、スルーホール内
の半田が溶けて、半田付が行なわれるため、半田の供給
が不必要であるとともに、予備半田を必要としない。
第１図ａ〜Ｃは従来のチップキャリアパッケージの使用
例を示す断面図、第２図は従来のチップキャリアパッケ
ージの上面図、第３図ａ −ｄは従来のチップキャリア
パッケージの各製造工程の断面図、第４図ａ−ｑは本発
明の一実施例における電子回路パッケージの各製造工程
の断面図、第５図は同チップキャリアパッケージの上面
図、第６図ａ、ｂは同テノプキャリアパノケージをプリ
ント基板に半田付けする工程の断面図である。 ２１・・・・・・絶縁基板、２２・・・・・・ダイパッ
ド、２３・ワイヤボンティングパノド、２４・・・導体
配線、２６・・−導体層、２６・・・・・溝、２７・・
・・・外部！懐、２ｓ・−・・ＬＳＩテップ、２９・
・・ボンティングワイヤー、３０・・・・・樹脂、３１
・・・・・枠、３２・・半田、３３・−・ 電極、３４
・・・プリント基板、３５・・・・４体層、３６・・・
・・・スルーホール、３７・・−・エツチングレジスト
、３８・・・・メッキ膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第５図 第６図
例を示す断面図、第２図は従来のチップキャリアパッケ
ージの上面図、第３図ａ −ｄは従来のチップキャリア
パッケージの各製造工程の断面図、第４図ａ−ｑは本発
明の一実施例における電子回路パッケージの各製造工程
の断面図、第５図は同チップキャリアパッケージの上面
図、第６図ａ、ｂは同テノプキャリアパノケージをプリ
ント基板に半田付けする工程の断面図である。 ２１・・・・・・絶縁基板、２２・・・・・・ダイパッ
ド、２３・ワイヤボンティングパノド、２４・・・導体
配線、２６・・−導体層、２６・・・・・溝、２７・・
・・・外部！懐、２ｓ・−・・ＬＳＩテップ、２９・
・・ボンティングワイヤー、３０・・・・・樹脂、３１
・・・・・枠、３２・・半田、３３・−・ 電極、３４
・・・プリント基板、３５・・・・４体層、３６・・・
・・・スルーホール、３７・・−・エツチングレジスト
、３８・・・・メッキ膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第５図 第６図
Claims (8)
- （１）絶縁基板の表面に形成された電子部品接続用の電
極と、この電極より上記絶縁基板の外周部に延びた導体
配線と、上記絶縁基板の側面に形成された溝と、上記絶
縁基板の裏面に形成された外部電極と、上記溝の壁面に
形成され上記導体配線と上記外部電極とを接続する導体
層と、上記溝内に充填された半田とからなる亀子回路パ
ッケージ。 - （２）絶縁基板が樹脂基板である特許請求の範囲第１項
記載の電子回路パッケージ。 - （３）絶縁基板の表面に形成された導体箔からなる電子
部品接続用の電極、導体配線と、上記絶縁基板の裏面に
形成された導体箔からなる外部電極と、」二紀電子部品
接続用の電極、導体配線、外部電極の表面および上記絶
縁基板の側面の溝壁面にメッキにより形成された導体層
を有する特許請求の範囲第１項記載の亀子回路パッケー
ジ。 - （４）溝内に充填された半田を外部電極にも付着してな
る特許請求の範囲第１項記載の電子回路パッケージ。 - （５）絶縁基板の表面に電子部品接続用の電極、導体配
線を形成するとともに上記絶縁基板の裏面に外部電極を
形成する第１の工”程と、上記絶縁基板に貫通孔を形成
する第２の工程と、上記貫通孔の壁面に導体層を形成し
て上記導体配線と上記外部電極とを接続する第３の工程
と、上記貫通孔内に半田を充填する第４の工程と、上記
貫通孔を分離するように切離するように上記絶縁基板を
切断する第５の工程とからなる電子回路パッケージの製
造方法。 - （６） メッキにより貫通孔壁面に導体層を形成する
ことを特徴とする特許請求の範囲第５項記載の電子回路
パッケージの製造方法。 - （７）両面に導体箔が固着された樹脂製の絶縁基板に貫
通孔を形成することを特徴とする特許請求の範囲第５項
記載の電子回路パッケージの製造方法。 - （８）貫通頁内に半田を充填する際に外部電極上にも甲
゛田をけ着さＬ！：もことを特徴とする特許請求の範１
！ｌ］第５項記載の電子回路・クツケージの製造方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118967A JPS599947A (ja) | 1982-07-07 | 1982-07-07 | 電子回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118967A JPS599947A (ja) | 1982-07-07 | 1982-07-07 | 電子回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599947A true JPS599947A (ja) | 1984-01-19 |
Family
ID=14749707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118967A Pending JPS599947A (ja) | 1982-07-07 | 1982-07-07 | 電子回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599947A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258030U (ja) * | 1985-09-30 | 1987-04-10 | ||
| JPS6289345A (ja) * | 1985-10-16 | 1987-04-23 | Shinko Electric Ind Co Ltd | リ−ドレスチツプキヤリアの製造方法 |
| KR100240748B1 (ko) * | 1996-12-30 | 2000-01-15 | 윤종용 | 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지 |
| KR100565961B1 (ko) * | 1999-08-21 | 2006-03-30 | 삼성전자주식회사 | 3차원 적층 칩 패키지 제조 방법 |
-
1982
- 1982-07-07 JP JP57118967A patent/JPS599947A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258030U (ja) * | 1985-09-30 | 1987-04-10 | ||
| JPS6289345A (ja) * | 1985-10-16 | 1987-04-23 | Shinko Electric Ind Co Ltd | リ−ドレスチツプキヤリアの製造方法 |
| KR100240748B1 (ko) * | 1996-12-30 | 2000-01-15 | 윤종용 | 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지 |
| KR100565961B1 (ko) * | 1999-08-21 | 2006-03-30 | 삼성전자주식회사 | 3차원 적층 칩 패키지 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3247384B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| US7670962B2 (en) | Substrate having stiffener fabrication method | |
| CN208538837U (zh) | 薄膜覆晶封装结构 | |
| JPWO1995026047A1 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3617072B2 (ja) | チップキャリア | |
| CN101404259A (zh) | 配线板、半导体设备以及制造配线板和半导体设备的方法 | |
| JPH11163207A (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JP4183199B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JPS599947A (ja) | 電子回路基板およびその製造方法 | |
| JPH08264581A (ja) | パッケージ及びその製造方法 | |
| JP4196606B2 (ja) | 配線板の製造方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP4429435B2 (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JP3582111B2 (ja) | プリント配線板の製造方法 | |
| JP7197967B2 (ja) | リードフレーム構造の製造方法、並びに半導体装置の製造方法及び積層半導体装置の製造方法 | |
| JP3634665B2 (ja) | バンプ付きテープキャリアおよびその製造方法 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JPS59124794A (ja) | 電子回路基板の製造方法 | |
| JP2000252324A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
| JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 |