JPS6242549A - 電子部品パツケ−ジ及びその製造方法 - Google Patents
電子部品パツケ−ジ及びその製造方法Info
- Publication number
- JPS6242549A JPS6242549A JP60182126A JP18212685A JPS6242549A JP S6242549 A JPS6242549 A JP S6242549A JP 60182126 A JP60182126 A JP 60182126A JP 18212685 A JP18212685 A JP 18212685A JP S6242549 A JPS6242549 A JP S6242549A
- Authority
- JP
- Japan
- Prior art keywords
- insulating plate
- electrodes
- insulating board
- external electrode
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＩＣ，ＬＳＩ等の電子部品を、小形。
薄形にパッケージして部品の実装密度を向上させること
を目的とした電子部品パッケージに関するものである。
を目的とした電子部品パッケージに関するものである。
従来の技術
第４図、第６図、第６図に、従来の小形パッケージの一
例を示す。
例を示す。
以下にこの従来例の構成について、第４図、第６図、第
６図とともに説明する。第４図は、上面図、第６図は、
工程別断面、第６図は、プリント基板へ半田付けした状
態を示したものであるＯ第５図ａは、電子部品搭載用の
基板であり厚みが、０．１ａａ〜０．３順程度の耐熱性
ガラスエボキシ等の薄い絶縁板１の片面に、ダイパッド
２．ワイヤボンドパッド３．配線４．後に外部電極と本
なる導体５′を有する。形成方法は、まず、絶縁板の後
に外部電極となる導体５′が位置する部分に、パンチン
グ等により穴をあけ、絶縁板１．１′を形成する。次に
厚みが、３５）１部程度の銅箔を絶縁板の片面に、接着
する。その後エツチングにより、不要な銅箔を除去し、
ダイパッド２．ワイヤボンドパッド３．配線４．後に外
部電極となる導体５′を形成する。最後に、ダイパッド
２．ワイヤボンドパッド３にＡｕメッキ、後に外部電極
となる導体５′に半田メッキを施す。
６図とともに説明する。第４図は、上面図、第６図は、
工程別断面、第６図は、プリント基板へ半田付けした状
態を示したものであるＯ第５図ａは、電子部品搭載用の
基板であり厚みが、０．１ａａ〜０．３順程度の耐熱性
ガラスエボキシ等の薄い絶縁板１の片面に、ダイパッド
２．ワイヤボンドパッド３．配線４．後に外部電極と本
なる導体５′を有する。形成方法は、まず、絶縁板の後
に外部電極となる導体５′が位置する部分に、パンチン
グ等により穴をあけ、絶縁板１．１′を形成する。次に
厚みが、３５）１部程度の銅箔を絶縁板の片面に、接着
する。その後エツチングにより、不要な銅箔を除去し、
ダイパッド２．ワイヤボンドパッド３．配線４．後に外
部電極となる導体５′を形成する。最後に、ダイパッド
２．ワイヤボンドパッド３にＡｕメッキ、後に外部電極
となる導体５′に半田メッキを施す。
次に、第６図すに示すように、ダイパッド２上に、Ａｑ
ペースト等のダイボンド樹脂９を用いて、ＬＳＩチップ
６を、ダイボンドする。次にＡｕ等のボンディングワイ
ヤ８を用いて、ワイヤボンディングを行ない、ＬＳＩチ
ップ６の電極７と、ワイヤボンドバンド３を電気的に接
続する。次に、ＬＳＩチップ６を覆う様に、エポキシ等
の封止樹脂１ｏをボッティングし封止する。
ペースト等のダイボンド樹脂９を用いて、ＬＳＩチップ
６を、ダイボンドする。次にＡｕ等のボンディングワイ
ヤ８を用いて、ワイヤボンディングを行ない、ＬＳＩチ
ップ６の電極７と、ワイヤボンドバンド３を電気的に接
続する。次に、ＬＳＩチップ６を覆う様に、エポキシ等
の封止樹脂１ｏをボッティングし封止する。
最後に、第５図りの切断線１４の位置で、後に外部電極
となる導体５′の１部を切離した後、フォーミングを行
い、第５図Ｃに示す様に、絶縁板１から突出した、外部
電極５を得る。
となる導体５′の１部を切離した後、フォーミングを行
い、第５図Ｃに示す様に、絶縁板１から突出した、外部
電極５を得る。
第６図に示す様に、プリント基板１１への半田付けは、
外部電極６と、プリント基板１１の電極１３と位置合わ
せした後、半田１２により接続される。半田付けの方法
としては、半田クリームを印刷してリフローする方法、
熱圧着法等がある。
外部電極６と、プリント基板１１の電極１３と位置合わ
せした後、半田１２により接続される。半田付けの方法
としては、半田クリームを印刷してリフローする方法、
熱圧着法等がある。
発明が解決しようとする問題点
しかしながら、上記従来例においては、外部電極が、絶
縁板より突出した、構造となっている為次に示す欠点が
ある。
縁板より突出した、構造となっている為次に示す欠点が
ある。
（１）外部電極の切断、フォーミング時、及び、プリン
ト基板への搭載時に、外部電極が薄くし厚み＃３５μｍ
）強度が弱い為、外部電極に変形、不ぞろい、浮き、が
発生し、半田付けの歩留シを低下させる。
ト基板への搭載時に、外部電極が薄くし厚み＃３５μｍ
）強度が弱い為、外部電極に変形、不ぞろい、浮き、が
発生し、半田付けの歩留シを低下させる。
（２） リードレステップキャリヤパッケージ等に比
べると、突出した外部電極が占有面積を増大させ、実装
密度が低い。
べると、突出した外部電極が占有面積を増大させ、実装
密度が低い。
本発明は、上記従来例の欠点を除去するものであり、外
部電極の変形、不ぞろい、浮き等をなくし、半田付けを
容易にするとともに、占有面積を小さくし、小形、高密
度の電子部品パッケージを得ることを目的とするもので
ある。
部電極の変形、不ぞろい、浮き等をなくし、半田付けを
容易にするとともに、占有面積を小さくし、小形、高密
度の電子部品パッケージを得ることを目的とするもので
ある。
問題点を解決するための手段
本発明は、上記目的を達成するために、電子部品搭載用
基板のダイパッドを有する絶縁板から突出した、外部電
極にも絶縁板を設け、ＬＳＩチップ組み込み後、外部電
極を有した絶縁板を、ダイパッドを有する絶縁板の裏面
に折り曲げる構成としたものである。
基板のダイパッドを有する絶縁板から突出した、外部電
極にも絶縁板を設け、ＬＳＩチップ組み込み後、外部電
極を有した絶縁板を、ダイパッドを有する絶縁板の裏面
に折り曲げる構成としたものである。
作 用
このように外部電極は、絶縁板で保持されている為、変
形、不ぞろい、浮きは発生しない。また、ダイパッドを
有する絶縁板の裏面に折り曲げる為、占有面積が小さく
なり、高密度な電子部品パッケージが得られるものであ
る。
形、不ぞろい、浮きは発生しない。また、ダイパッドを
有する絶縁板の裏面に折り曲げる為、占有面積が小さく
なり、高密度な電子部品パッケージが得られるものであ
る。
実施例
以下に、本発明の一実施例の構成について、第１図、第
２図、第３図とともに説明する。本実施例は、薄形、小
形のＩＣ、ＬＳ Ｉパッケージであり第１図は、工程別
断面図、第２図はプリント基板への搭載例、第３図は、
完成品の上面図である。
２図、第３図とともに説明する。本実施例は、薄形、小
形のＩＣ、ＬＳ Ｉパッケージであり第１図は、工程別
断面図、第２図はプリント基板への搭載例、第３図は、
完成品の上面図である。
まず、第１図ａに電子部品搭載用基板を示す。
基板は、第１の絶縁板２１上に、ダイパッド２２゜ワイ
ヤボンドパッド２３．配線２４を有し、第１の絶縁板２
１より穴３５により分離された第２の絶縁板２１′上に
は、後に外部電極となる導体２ダを有する。また、穴３
６の部分には、ワイヤボンドパッド２３と後に外部電極
となる導体２６′を接続する配線の一部２４′が位置す
る。形成方法は、まず厚みが、０．１〜０．３Ｂ程度の
耐熱性ガラスエポキシ等よりなる絶縁板にプレス加工に
より穴をあけ、第１の絶縁板２１と第２の絶縁板２１′
を形成する。この時、生産方式として、ロールに巻き取
るテープ処理を行う場合は、絶縁板の巾は、３０〜８０
ｗ程度とし、外側に、ガイド孔（スプロケットホール）
を形成しておく。次に、絶縁板の片面に、銅、ＡＩ！、
Ｎｉ等の金属箔をエポキシ系等の接着剤を用い、はりつ
ける。金属箔の厚みは、通常９〜７０．ｙｍ程度である
。次に、エツチングにより、不要部の金属箔を除去し、
ダイパッド２２゜ワイヤボンドパッド２３．配線２４．
２４’、後に外部電極となる導体２５′を形成する。金
属箔が銅の場合は、塩化第二鉄等の溶液によりエツチン
グする。ワイヤボンドバット”２３の巾は、０．２〜０
．６耐程度である。外部電極となる導体２６′のピッチ
は、０．４〜１朋程度であり、後に搭載するＬＳＩチッ
プの電極板と、パッケージの寸法、実装性等を考慮して
決定する。最後に、ＬＳＩチップ裏面との電気接続及び
ワイヤボンディング性を良好にする為に、ダイパッド２
２．ワイヤボンドパッド２３に、０．１〜１ ／Ｉｆ
ｍ程度のＡｕメッキ。
ヤボンドパッド２３．配線２４を有し、第１の絶縁板２
１より穴３５により分離された第２の絶縁板２１′上に
は、後に外部電極となる導体２ダを有する。また、穴３
６の部分には、ワイヤボンドパッド２３と後に外部電極
となる導体２６′を接続する配線の一部２４′が位置す
る。形成方法は、まず厚みが、０．１〜０．３Ｂ程度の
耐熱性ガラスエポキシ等よりなる絶縁板にプレス加工に
より穴をあけ、第１の絶縁板２１と第２の絶縁板２１′
を形成する。この時、生産方式として、ロールに巻き取
るテープ処理を行う場合は、絶縁板の巾は、３０〜８０
ｗ程度とし、外側に、ガイド孔（スプロケットホール）
を形成しておく。次に、絶縁板の片面に、銅、ＡＩ！、
Ｎｉ等の金属箔をエポキシ系等の接着剤を用い、はりつ
ける。金属箔の厚みは、通常９〜７０．ｙｍ程度である
。次に、エツチングにより、不要部の金属箔を除去し、
ダイパッド２２゜ワイヤボンドパッド２３．配線２４．
２４’、後に外部電極となる導体２５′を形成する。金
属箔が銅の場合は、塩化第二鉄等の溶液によりエツチン
グする。ワイヤボンドバット”２３の巾は、０．２〜０
．６耐程度である。外部電極となる導体２６′のピッチ
は、０．４〜１朋程度であり、後に搭載するＬＳＩチッ
プの電極板と、パッケージの寸法、実装性等を考慮して
決定する。最後に、ＬＳＩチップ裏面との電気接続及び
ワイヤボンディング性を良好にする為に、ダイパッド２
２．ワイヤボンドパッド２３に、０．１〜１ ／Ｉｆ
ｍ程度のＡｕメッキ。
後に外部電極となる導体２６′には、後の半田付けを容
易にする為に、１〜１０．ａｍ程度の半田メッキを施す
。
易にする為に、１〜１０．ａｍ程度の半田メッキを施す
。
次に、第１図すに示す様に、ダイパッド２２上に、ダイ
ボンド樹脂２９を用い、ＬＳＩチップ２６を固着する。
ボンド樹脂２９を用い、ＬＳＩチップ２６を固着する。
ダイボンド樹脂２９には、通常、Ａｑエポキシ等のペー
スト状の樹脂を用い、加熱硬化する。次に、ボンディン
グワイヤ２８を用い、ワイヤボンディングを行い、ＬＳ
Ｉチップ２６の電極２７とワイヤボンドパッド２３を電
気的に接続する。ボンディングワイヤ２８には、径が２
０〜６０．ｘｍ程度のＡｕ、Ａ１等を用いる。Ａｕワイ
ヤを用いた場合のボンディング方式としては、低温（１
２０〜２００℃）でのボンディングが可能な超音波熱圧
着方式が適している。その後、ＬＳＩテップ２６を覆う
様に、封止樹脂３０を形成し、封止する。封止は、エポ
キシあるいはシリコーン等の液状樹脂を用いボッティン
グ等により形成し、加熱硬化して行う。液状樹脂以外で
は、Ｂステージのエボキシベレノトを用いて行う方法も
ある。
スト状の樹脂を用い、加熱硬化する。次に、ボンディン
グワイヤ２８を用い、ワイヤボンディングを行い、ＬＳ
Ｉチップ２６の電極２７とワイヤボンドパッド２３を電
気的に接続する。ボンディングワイヤ２８には、径が２
０〜６０．ｘｍ程度のＡｕ、Ａ１等を用いる。Ａｕワイ
ヤを用いた場合のボンディング方式としては、低温（１
２０〜２００℃）でのボンディングが可能な超音波熱圧
着方式が適している。その後、ＬＳＩテップ２６を覆う
様に、封止樹脂３０を形成し、封止する。封止は、エポ
キシあるいはシリコーン等の液状樹脂を用いボッティン
グ等により形成し、加熱硬化して行う。液状樹脂以外で
は、Ｂステージのエボキシベレノトを用いて行う方法も
ある。
本実施例では、第１の絶縁板の全領域に封止樹脂３ｏを
形成したが、ボンディングワイヤ２８を含む、ＬＳＩテ
ップ２６の周囲のみでもかまわない。
形成したが、ボンディングワイヤ２８を含む、ＬＳＩテ
ップ２６の周囲のみでもかまわない。
最後に、第２図すの切断線３４の位置で、基板を切断し
、その後、第２図Ｃに示すように、第２の絶縁板２１′
が、第１の絶縁板２１の裏面に位置する様に、第１の絶
縁板２１から突出した配線２４′を折り曲げ、第１の絶
縁板２１の裏面に、外部電極２５を形成する。配線２４
′の折り曲げは、金型等を用いて、４辺の７オーミンク
を行う。この時、配線２４′は、３５μｍ程度の薄いも
のである為、容易に折り曲げることができる。また、外
部電極２５が、第２の絶縁板２１′で保持されている為
、従来のような外部電極の変形、不ぞろい。
、その後、第２図Ｃに示すように、第２の絶縁板２１′
が、第１の絶縁板２１の裏面に位置する様に、第１の絶
縁板２１から突出した配線２４′を折り曲げ、第１の絶
縁板２１の裏面に、外部電極２５を形成する。配線２４
′の折り曲げは、金型等を用いて、４辺の７オーミンク
を行う。この時、配線２４′は、３５μｍ程度の薄いも
のである為、容易に折り曲げることができる。また、外
部電極２５が、第２の絶縁板２１′で保持されている為
、従来のような外部電極の変形、不ぞろい。
浮き等は発生しない。また、本実施例では、第１の絶縁
板２１と第２の絶縁板２１′を接着しなかったが、接着
剤を用いて接着してもよい。
板２１と第２の絶縁板２１′を接着しなかったが、接着
剤を用いて接着してもよい。
プリント基板への実装例を、第６図に示す。半田付けの
方法は、プリント基板３１の半田付はパッド３３上に、
半田ペーストを印刷した後、パッケージを搭載し、リフ
ローする。この時外部電極の変形、不ぞろい、浮きがな
い為、半田付けが大変容易であり、歩留りがよく、信頼
性の高い接続を得ることができる。また、半田３２は、
外部電極２６及び配線２４′にも、付着する為、半田付
は後の、目視検査が容易である。また、パッケージとプ
リント基板３３０間に、０．３〜０．５ｗ程度の間隙が
ある為、フラックス、半田ボールの、洗浄での除去が容
易であり、耐熱応力性も高い。
方法は、プリント基板３１の半田付はパッド３３上に、
半田ペーストを印刷した後、パッケージを搭載し、リフ
ローする。この時外部電極の変形、不ぞろい、浮きがな
い為、半田付けが大変容易であり、歩留りがよく、信頼
性の高い接続を得ることができる。また、半田３２は、
外部電極２６及び配線２４′にも、付着する為、半田付
は後の、目視検査が容易である。また、パッケージとプ
リント基板３３０間に、０．３〜０．５ｗ程度の間隙が
ある為、フラックス、半田ボールの、洗浄での除去が容
易であり、耐熱応力性も高い。
薄形でかつ、樹脂製のパッケージは一般的には耐湿性が
劣る。本実施例においては実施しなかったが、耐湿性を
向上させる策としては、絶縁板２１の裏面にも、金属箔
をはりつけておく、封止樹脂の上面に、金属箔、金属板
を接着することによりパッケージ内への水分の浸入を防
ぐ方法等がある。
劣る。本実施例においては実施しなかったが、耐湿性を
向上させる策としては、絶縁板２１の裏面にも、金属箔
をはりつけておく、封止樹脂の上面に、金属箔、金属板
を接着することによりパッケージ内への水分の浸入を防
ぐ方法等がある。
また、本実施例では、ＬＳＩチップの組み込みを、ワイ
ヤボンド方式を用いて行ったが、金属バンプを介してリ
ードと接続する、テープキャリヤ方式等でもかまわない
。
ヤボンド方式を用いて行ったが、金属バンプを介してリ
ードと接続する、テープキャリヤ方式等でもかまわない
。
搭載する電子部品は、ＩＣ、ＬＳ Ｉに限らずチップ抵
抗、コンデンサ等も使用できる。
抗、コンデンサ等も使用できる。
電子部品搭載基板を切断し、配線を折り曲げる工程を、
電子部品の組み込み後に実施したが、電子部品の組み込
み前に実施してもよい。
電子部品の組み込み後に実施したが、電子部品の組み込
み前に実施してもよい。
発明の効果
本発明は、上記のような構成であり、以下に示す効果が
得られるものである。
得られるものである。
（１）外部電極が、絶縁板で保持されている為、外部電
極の、変形、不ぞろい、浮きが発生せず、プリント基板
への半田付は時において、短絡、接続不良等が発生しな
い。したがって、半田付けの歩留りが向上し、信頼性の
高い接続を得ることができる。
極の、変形、不ぞろい、浮きが発生せず、プリント基板
への半田付は時において、短絡、接続不良等が発生しな
い。したがって、半田付けの歩留りが向上し、信頼性の
高い接続を得ることができる。
に））外部電極をパッケージの裏面に形成する方法とし
て、スルーホールを形成せず、片面に形成した、導体を
折り曲げる方法としている為、コストが安い。
て、スルーホールを形成せず、片面に形成した、導体を
折り曲げる方法としている為、コストが安い。
（３）外部電極をパッケージの裏面に形成している為、
占有面積が小さく、高密度なパッケージを得ることがで
きる。
占有面積が小さく、高密度なパッケージを得ることがで
きる。
（４）折り曲げられた、配線がパッケージの側面に位置
し、半田付は時にこの部分にも半田が付着する。したが
って、半田付は後の目視検査が容易である。
し、半田付は時にこの部分にも半田が付着する。したが
って、半田付は後の目視検査が容易である。
（５）外部電極をパッケージの裏面に、絶縁板ともに折
り曲げた為、プリント基板への実装後は、゛パッケージ
の裏面と、プリント基板の表面に、外部電極を保持した
、絶縁板の厚み以上（０，３〜０．５Ｍ）の間隙ができ
、半田付は後の洗浄において、フランクス、半田ボール
等の除去が容易となる。
り曲げた為、プリント基板への実装後は、゛パッケージ
の裏面と、プリント基板の表面に、外部電極を保持した
、絶縁板の厚み以上（０，３〜０．５Ｍ）の間隙ができ
、半田付は後の洗浄において、フランクス、半田ボール
等の除去が容易となる。
さらに、熱応力による半田付は部の破損もない。
第１図〜第３図は、本発明の実施例であり、第１図は工
程別断面図、第２図はプリント基板への実装例の断面図
、第３図はその上面図、第４図〜第６図は、従来のＩＣ
，ＬＳＩの小形パッケージであり、第４図は上面図、第
５図は工程別断面図、第６図はフコリント基板への実装
例の断面図である。 １．１’、２１．２１’・・・・・・絶縁板、２，２２
・・・・・・グイパッド、３ 、２３’・・・・・・ワ
イヤボンドパッド、４．２４．２４’・・・・・・配線
、５，２６・・・・・・外部電極、５’、２５’・・・
・・・後に外部電極となる導体、６，２６・・・・・・
ＬＳＩチップ、７，２７・・・・・・ＬＳＩチップの電
極、８，２８・・・・・・ボンディングワイヤ、９，２
９・・・・・・ダイボンド樹脂、１ｏ、３０・・・・・
・封止樹脂、１１．３１・・・・・・プリント基板、１
２ 、３２・・団・半田、１３ 、３３・・・・・プリ
ント基板の半田付はパッド、１４．３４・・・・・・切
断線、３５・・印・穴。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２ｆ
−−一才！のｊ！象シＪ ２５−−−デＬ１苧１喝：４シ１ ２ｅ−ＬＳ Ｉ ｆｙア 第５図 第６図
程別断面図、第２図はプリント基板への実装例の断面図
、第３図はその上面図、第４図〜第６図は、従来のＩＣ
，ＬＳＩの小形パッケージであり、第４図は上面図、第
５図は工程別断面図、第６図はフコリント基板への実装
例の断面図である。 １．１’、２１．２１’・・・・・・絶縁板、２，２２
・・・・・・グイパッド、３ 、２３’・・・・・・ワ
イヤボンドパッド、４．２４．２４’・・・・・・配線
、５，２６・・・・・・外部電極、５’、２５’・・・
・・・後に外部電極となる導体、６，２６・・・・・・
ＬＳＩチップ、７，２７・・・・・・ＬＳＩチップの電
極、８，２８・・・・・・ボンディングワイヤ、９，２
９・・・・・・ダイボンド樹脂、１ｏ、３０・・・・・
・封止樹脂、１１．３１・・・・・・プリント基板、１
２ 、３２・・団・半田、１３ 、３３・・・・・プリ
ント基板の半田付はパッド、１４．３４・・・・・・切
断線、３５・・印・穴。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２ｆ
−−一才！のｊ！象シＪ ２５−−−デＬ１苧１喝：４シ１ ２ｅ−ＬＳ Ｉ ｆｙア 第５図 第６図
Claims (2)
- （１）第１の絶縁板の一主面に設けた電子部品搭載部及
び内部電極と、内部電極から突出し、第１の絶縁板の外
周部に設けた第２の絶縁板上に形成した外部電極に接続
された配線と、電子部品搭載部に設けたＩＣ、ＬＳＩ等
の電子部品とを備え、電子部品の電極と内部電極とを電
気的に接続するとともに、第１の絶縁板から突出した前
記配線を折り曲げて、外部電極を有した第２の絶縁板を
、第１の絶縁板の内部電極を有さない面に位置させた電
子部品パッケージ。 - （２）第１の絶縁板の一主面に、電子部品搭載部、内部
電極を有し、内部電極から伸びた配線が、第１の絶縁板
から突出し、第１の絶縁板の外周部に設けた第２の絶縁
板上に形成した外部電極に接続され電子部品搭載部にＩ
Ｃ、ＬＳＩ等の電子部品を搭載する工程、電子部品の電
極と内部電極を電気的に接続する工程、外部電極を有し
た第２の絶縁板が、第１の絶縁板の内部電極を有さない
面に位置する様に第１の絶縁板から突出した配線を折り
曲げる工程よりなる電子部品パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182126A JPS6242549A (ja) | 1985-08-20 | 1985-08-20 | 電子部品パツケ−ジ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182126A JPS6242549A (ja) | 1985-08-20 | 1985-08-20 | 電子部品パツケ−ジ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242549A true JPS6242549A (ja) | 1987-02-24 |
Family
ID=16112781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182126A Pending JPS6242549A (ja) | 1985-08-20 | 1985-08-20 | 電子部品パツケ−ジ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242549A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211204A (ja) * | 1991-11-29 | 1993-08-20 | Akira Kitahara | 表面実装電子部品 |
| JPH08116017A (ja) * | 1994-10-14 | 1996-05-07 | Nec Corp | 半導体集積回路装置用リードフレーム及びその製造方法 |
| KR20010058572A (ko) * | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 반도체패키지 및 그 실장 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161354A (ja) * | 1982-03-19 | 1983-09-24 | Hitachi Ltd | 半導体装置 |
| JPS6025159B2 (ja) * | 1983-04-11 | 1985-06-17 | 松下電器産業株式会社 | アイロン収納装置 |
-
1985
- 1985-08-20 JP JP60182126A patent/JPS6242549A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161354A (ja) * | 1982-03-19 | 1983-09-24 | Hitachi Ltd | 半導体装置 |
| JPS6025159B2 (ja) * | 1983-04-11 | 1985-06-17 | 松下電器産業株式会社 | アイロン収納装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211204A (ja) * | 1991-11-29 | 1993-08-20 | Akira Kitahara | 表面実装電子部品 |
| JPH08116017A (ja) * | 1994-10-14 | 1996-05-07 | Nec Corp | 半導体集積回路装置用リードフレーム及びその製造方法 |
| KR20010058572A (ko) * | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 반도체패키지 및 그 실장 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| KR100344927B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JPH06132442A (ja) | 半導体装置およびその製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JPH11330301A (ja) | 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| JPH04119653A (ja) | 集積回路素子 | |
| JP2000299399A (ja) | 半導体装置 | |
| JPH05166971A (ja) | 半導体装置 | |
| JP2002093828A (ja) | 半導体装置の製造方法 | |
| JP2000332143A (ja) | 半導体装置 | |
| JPH0878473A (ja) | 半導体装置 | |
| JPH0653360A (ja) | Ｉｃパッケージとその実装構造 |