JPS5999548A - シ−ケンサのコンテイニユ−アドレス形成用装置およびその作動方法 - Google Patents
シ−ケンサのコンテイニユ−アドレス形成用装置およびその作動方法Info
- Publication number
- JPS5999548A JPS5999548A JP58209752A JP20975283A JPS5999548A JP S5999548 A JPS5999548 A JP S5999548A JP 58209752 A JP58209752 A JP 58209752A JP 20975283 A JP20975283 A JP 20975283A JP S5999548 A JPS5999548 A JP S5999548A
- Authority
- JP
- Japan
- Prior art keywords
- micro
- address
- command
- microinstruction
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
- Executing Machine-Instructions (AREA)
- Retry When Errors Occur (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプログラムＩｌｌ Ｎ＋＋式ヅーケン
サのコンティニュー（Ｃｏｎｔｉｎｕｅ ）アドレス形
成用のを置おにびその作動方法に関する。
サのコンティニュー（Ｃｏｎｔｉｎｕｅ ）アドレス形
成用のを置おにびその作動方法に関する。
たとえばイ良潰形高１止力Ｄ （１，ＩＡコントローラ
尤光Ａ（ａｄｖａｎｃ７ ＋（ｉｒｅｃｔ ±ｅｒｎｏ
ｒｙ ａｃｃｅＳｓは媒体（メモリ、周辺装置）の間ま
たは一層一般的に言ってデータノースとデータシンクと
の間のデータ転送′？実行する、１つの互いに無１’Ａ
ｆ＝ｔ、なチーＶネルを有する。チャネルの主ｒｈｌ
Ｊ Ｉ′Ｉｌｔ＋はマイクロプログラムが引受ける。マ
イクロ命令の速鎖はヅーケンーナによジノ＃ｒ＋Ｉ御さ
れる。
尤光Ａ（ａｄｖａｎｃ７ ＋（ｉｒｅｃｔ ±ｅｒｎｏ
ｒｙ ａｃｃｅＳｓは媒体（メモリ、周辺装置）の間ま
たは一層一般的に言ってデータノースとデータシンクと
の間のデータ転送′？実行する、１つの互いに無１’Ａ
ｆ＝ｔ、なチーＶネルを有する。チャネルの主ｒｈｌ
Ｊ Ｉ′Ｉｌｔ＋はマイクロプログラムが引受ける。マ
イクロ命令の速鎖はヅーケンーナによジノ＃ｒ＋Ｉ御さ
れる。
ノーケンーナは満足されたテスト条１２１：にどいて。
まさに実効マイクロ命令自体または他のユニット（たと
えばマツパ−）からｒ−Ｉら、ｉする分岐アドレスを用
意する。他の場合にはシーケンナは、一般に進行中のマ
イクロ命令の１だけインクリメントされたマイクロアド
レスであるコンティニューアドレスを供給する。
えばマツパ−）からｒ−Ｉら、ｉする分岐アドレスを用
意する。他の場合にはシーケンナは、一般に進行中のマ
イクロ命令の１だけインクリメントされたマイクロアド
レスであるコンティニューアドレスを供給する。
この取扱い方はＡＤＭＡのいわゆるオーガニゼーノヨン
・マイクロ命令（０’Ｒｒ；命令）の実行の際に選択さ
れる。これらのオ一方ニゼーノヨン・−マイクロ命令は
データ転送のための制ｉｄｊパラメータをオーガニゼー
ンヨン・メモリから読出し、テークー１！云送の手冬了
後にパラメータ（たとえばステータ゛ス）を再びこのオ
ーガらゼーノヨン・メモリ内にイ込み、また内部α埋課
題を実行するＣ満足されなか゛つたテスト条件に８いて
は常に、実効マイクロ命令に慟、シて＋】のマイクロア
ドレスを二おいてマイクロ命令メモリＲＯｒＩＩ内にあ
る連鎖マ・ｒクロ命令が天イ１される。
・マイクロ命令（０’Ｒｒ；命令）の実行の際に選択さ
れる。これらのオ一方ニゼーノヨン・−マイクロ命令は
データ転送のための制ｉｄｊパラメータをオーガニゼー
ンヨン・メモリから読出し、テークー１！云送の手冬了
後にパラメータ（たとえばステータ゛ス）を再びこのオ
ーガらゼーノヨン・メモリ内にイ込み、また内部α埋課
題を実行するＣ満足されなか゛つたテスト条件に８いて
は常に、実効マイクロ命令に慟、シて＋】のマイクロア
ドレスを二おいてマイクロ命令メモリＲＯｒＩＩ内にあ
る連鎖マ・ｒクロ命令が天イ１される。
さて八ｌ）ＭＡでは、・特定の状態のもとに本来のデー
タ伝送の際に非オーガニゼーンヨン・マイクロ命令であ
るＤ ！／Ｉ Ａ命令が２回続いて実行され、その後に
初めて他の１つのマイクロ命令に分岐するようにしな（
すれば／工らないといつ間ｂＪがちる。、これはたとえ
ば、外１部パスの占有の最小化の目的で２つのバイトが
続いて１つのデータノースから読出され、その鰻にこれ
らの２つの）、イトから成る１つのワードを１回でデー
タシンクに１１！ム送ずべき場合である。
タ伝送の際に非オーガニゼーンヨン・マイクロ命令であ
るＤ ！／Ｉ Ａ命令が２回続いて実行され、その後に
初めて他の１つのマイクロ命令に分岐するようにしな（
すれば／工らないといつ間ｂＪがちる。、これはたとえ
ば、外１部パスの占有の最小化の目的で２つのバイトが
続いて１つのデータノースから読出され、その鰻にこれ
らの２つの）、イトから成る１つのワードを１回でデー
タシンクに１１！ム送ずべき場合である。
これらの俵数回続けて実行すべきマイクロ命令な２回Ｇ
）’Ｕけて相い異なる飛越し条件および飛越しアドレス
でマイクロ命令メモリＲｏ ｐπ内に身込まなくてもよ
いようにすることが望ましい。また、１つのマイクロ命
令内で１．テスト結果すなわちテスト条件が−［４足さ
れているか否かに応じて選択される２つの飛越しアドレ
スを同伴することは望ましくない。
）’Ｕけて相い異なる飛越し条件および飛越しアドレス
でマイクロ命令メモリＲｏ ｐπ内に身込まなくてもよ
いようにすることが望ましい。また、１つのマイクロ命
令内で１．テスト結果すなわちテスト条件が−［４足さ
れているか否かに応じて選択される２つの飛越しアドレ
スを同伴することは望ましくない。
本発明の目的は、冒頭に記載した穏史の装置およびその
作動方法として、できるかぎり小さいマイクロ命令メモ
リＲＯＭの使用Ｓよびできるかぎり煙い読出し時間を１
可能にする装置および作動方法を界供することである。
作動方法として、できるかぎり小さいマイクロ命令メモ
リＲＯＭの使用Ｓよびできるかぎり煙い読出し時間を１
可能にする装置および作動方法を界供することである。
この目的は１本発明によれば、特許＋ｊｊ’ｌ求の穐囲
第１項に記載の装置ならびに第２項および第、う項に作
動方法により達成される。本発明の火施ずル様および利
点は以下の説明および図ｉｒ＋ｉに示されている。
第１項に記載の装置ならびに第２項および第、う項に作
動方法により達成される。本発明の火施ずル様および利
点は以下の説明および図ｉｒ＋ｉに示されている。
木Ｊｉ明は、コンティニューアドレスの形１戊が。
マイクロ命令内の１つのビット（０１，（Ｇビット〕内
に同伴され他の目的にも必匈とされるマ・ｆクロ命令の
形式に関係してなされることにより、できるかぎり小さ
いマイクロ命令メモリＲＯ，ｊ＆Ｉの使用、従ってまた
できるかぎり短い読出しｌｌ’＝’ｉ ｒｆｉｌを用−
能にする。
に同伴され他の目的にも必匈とされるマ・ｆクロ命令の
形式に関係してなされることにより、できるかぎり小さ
いマイクロ命令メモリＲＯ，ｊ＆Ｉの使用、従ってまた
できるかぎり短い読出しｌｌ’＝’ｉ ｒｆｉｌを用−
能にする。
以下、本驚明の一層に例を図面により詳糾［に説明する
。
。
コンティニューアドレスＧＡの形成は、１つのピッｌ−
ＯＲＧ内で１司伴されるマイクロ命令Ｍ Ｂの形式に関
（系している。オーガニゼーノヨン・マ・１クロ命令（
ＯＲＧビットがセットされている）ではコンティニュー
アドレスＣＡは実効マイクロ宿合１１／］□Ｂのマイク
ロ命令アドレスＲＯＭＡ（：対して１だけ１′ンクリメ
ントされてインクリメンタ−ＬＮＣＲから与えられるマ
イクロアドレスである。
ＯＲＧ内で１司伴されるマイクロ命令Ｍ Ｂの形式に関
（系している。オーガニゼーノヨン・マ・１クロ命令（
ＯＲＧビットがセットされている）ではコンティニュー
アドレスＣＡは実効マイクロ宿合１１／］□Ｂのマイク
ロ命令アドレスＲＯＭＡ（：対して１だけ１′ンクリメ
ントされてインクリメンタ−ＬＮＣＲから与えられるマ
イクロアドレスである。
Ｄ Ｍ’ Ａマイクロ命令または一層一役的に５って非
オーガニゼー７ヨン・マイクロ命令（ＯＲＧビットか付
１・弓の−７・１′クロ命令内でセットされていない）
ではコンティニューアドレスＣＡは、１つのマ・ｒクロ
命令・アドレスレジスタＭＰＡＲｉ （ｉ＝０、 １．
２． ３）内に含まれている無変更の実効マイクロ命
令アドレスＲＯＭ’Ａである。】っの実効マイクロ命令
Ｍ Ｂに属している各マイクロ命令アドレス）え○−司
Ａは、１つのマイクロ命令ＬノジスタＩ辺ＰＩＲｉ
（ｉ−０，１，２，３）に属している１つのマ・ｒクロ
命令・アドレスレジスタｒｘｐＡＲｉ内に含まｉｂてい
る。このマイクロ命令レジスタ１ｖＩＰ Ｉ Ｒｌ内に
実効マイクロ宿合ＭＢが含まれている。
オーガニゼー７ヨン・マイクロ命令（ＯＲＧビットか付
１・弓の−７・１′クロ命令内でセットされていない）
ではコンティニューアドレスＣＡは、１つのマ・ｒクロ
命令・アドレスレジスタＭＰＡＲｉ （ｉ＝０、 １．
２． ３）内に含まれている無変更の実効マイクロ命
令アドレスＲＯＭ’Ａである。】っの実効マイクロ命令
Ｍ Ｂに属している各マイクロ命令アドレス）え○−司
Ａは、１つのマイクロ命令ＬノジスタＩ辺ＰＩＲｉ
（ｉ−０，１，２，３）に属している１つのマ・ｒクロ
命令・アドレスレジスタｒｘｐＡＲｉ内に含まｉｂてい
る。このマイクロ命令レジスタ１ｖＩＰ Ｉ Ｒｌ内に
実効マイクロ宿合ＭＢが含まれている。
コンティニューアドレスＣＡの形式は［：４而に示され
ている木尾明の実施例ではマルチブレクー丈Ｉ■Ｕ Ｘ
により！ｉｒｌ ａｌｌｌされる。この−７レチプレク
サ」νｊＵＸは図面に示されていない中央制御計ユニッ
トにより〕Ｅ択された（１つの選択されたマイクロプロ
グラム・アドレスレジスタ１ＶＩＰＡＲｉからの）マ・
ｒクロプログラムアドレスＲＯＭＡもしくはインクリメ
ンタ−ＩＮＣＲの出力をシーケンサＳＱのコンティニュ
ーアドレス入力’ｌ＋：ｊに辱える。
ている木尾明の実施例ではマルチブレクー丈Ｉ■Ｕ Ｘ
により！ｉｒｌ ａｌｌｌされる。この−７レチプレク
サ」νｊＵＸは図面に示されていない中央制御計ユニッ
トにより〕Ｅ択された（１つの選択されたマイクロプロ
グラム・アドレスレジスタ１ＶＩＰＡＲｉからの）マ・
ｒクロプログラムアドレスＲＯＭＡもしくはインクリメ
ンタ−ＩＮＣＲの出力をシーケンサＳＱのコンティニュ
ーアドレス入力’ｌ＋：ｊに辱える。
原即し１″うに一ゴンテイニューアドンスＣ、Ａの形成
は１図＋１ｊに破線で記入されているセ４線を介して１
５、号ＴＮＥ（「ｔスト満足されず」）によっても制御
■され得る。この信号Ｔ ［ｑ Ｅは１選択されたマイ
クロ命令・アドレスレジスタＭＰＡＲｉ−に含ま１ｔて
いる無変更の実効マイクロ命令アドレスＲＯＭ’Ａがコ
ンティニューアドレスＣＡとして必要とされる場合に５
実効７１匁ロブログラム・アドレスレジスタ’ｒ’ｌｌ
？ Ａ Ｒｉおよび実効−１イクロ命令レンスタＩｖｌ
ＰＩ［ｉに対するクロックを４４４制する。この信号Ｔ
Ｉ’Ｊ巳は同じく、マイクロ命令ハ４Ｂ内に含まオｔ
ている（ＪＲ’Ｇビットを介して制御される。この場合
。
は１図＋１ｊに破線で記入されているセ４線を介して１
５、号ＴＮＥ（「ｔスト満足されず」）によっても制御
■され得る。この信号Ｔ ［ｑ Ｅは１選択されたマイ
クロ命令・アドレスレジスタＭＰＡＲｉ−に含ま１ｔて
いる無変更の実効マイクロ命令アドレスＲＯＭ’Ａがコ
ンティニューアドレスＣＡとして必要とされる場合に５
実効７１匁ロブログラム・アドレスレジスタ’ｒ’ｌｌ
？ Ａ Ｒｉおよび実効−１イクロ命令レンスタＩｖｌ
ＰＩ［ｉに対するクロックを４４４制する。この信号Ｔ
Ｉ’Ｊ巳は同じく、マイクロ命令ハ４Ｂ内に含まオｔ
ている（ＪＲ’Ｇビットを介して制御される。この場合
。
１′ンクリメンターｆＮ（コ［尤は、０丁ζＧヒ゛ット
がセ〕ソトされておりかつコンティニュー７ｉ’レスＣ
Δが実効マイクロ命令アドレスＲＯＭＡに対して１だけ
インクリメントさ７ｉｔだマイクロ命令アドレスである
場合に必」４とされる。しかし、伝号’、ｒ Ｎ ＪＬ
を有する桿線の存在１１１にはマルチプレクサＭＵＸは
必要とされない。信号’［’ＮＥの使用時には実効マイ
クロプログラム・アドレスレジスタＭＰＡＲｉおよび実
効マイクロ命令レジスタＭＰＩＲｉに対するり１コツク
が追加的に制御され、また同時にテスト情報′Ｆ■がシ
ーケンサＳＱに発せられなければならない。従って、こ
の時間臨界的な経路が追加的に、マルチプレクサ・’ｔ
４ＵＸを有する実施例にくらべて遅くされている。さら
に、信号Ｔ ＨＥの使用１ｊケにはシーケンサＳＱの制
御′１…が不必°妓に配分されてゴロす、また゛フルチ
プレクナ”ｖｌ Ｌｌ’ Ｘが用いら４１．る実施（９
１と比軸して不均等である。
がセ〕ソトされておりかつコンティニュー７ｉ’レスＣ
Δが実効マイクロ命令アドレスＲＯＭＡに対して１だけ
インクリメントさ７ｉｔだマイクロ命令アドレスである
場合に必」４とされる。しかし、伝号’、ｒ Ｎ ＪＬ
を有する桿線の存在１１１にはマルチプレクサＭＵＸは
必要とされない。信号’［’ＮＥの使用時には実効マイ
クロプログラム・アドレスレジスタＭＰＡＲｉおよび実
効マイクロ命令レジスタＭＰＩＲｉに対するり１コツク
が追加的に制御され、また同時にテスト情報′Ｆ■がシ
ーケンサＳＱに発せられなければならない。従って、こ
の時間臨界的な経路が追加的に、マルチプレクサ・’ｔ
４ＵＸを有する実施例にくらべて遅くされている。さら
に、信号Ｔ ＨＥの使用１ｊケにはシーケンサＳＱの制
御′１…が不必°妓に配分されてゴロす、また゛フルチ
プレクナ”ｖｌ Ｌｌ’ Ｘが用いら４１．る実施（９
１と比軸して不均等である。
ＵＲＧビットがセットされているマイクロ命令ではコン
ティニューアドレスＣＡは無変更の実効マイクロ命令ア
ドレスＲｆ）ＬＩＡである。（ＪＲＧビットがセットさ
れているオーガニゼーレヨン・マイクロ命令では、テス
ト条件が（満足さｈていないときにコンティニューアド
レスＣＡ ！、まｌだけインクリメントされた実効マ・
ｆクロ命令アドレスレジスタ＞／Ｉ〕＼である。満足さ
れたテスト条１＋ではノーケンナＳ Ｑは、マ・ｒクロ
命令ＭＢ自体または他の、ユニット（たとえばマツパ−
）からイＩＪら几る分岐アドレスＪＡを用λＸする。
ティニューアドレスＣＡは無変更の実効マイクロ命令ア
ドレスＲｆ）ＬＩＡである。（ＪＲＧビットがセットさ
れているオーガニゼーレヨン・マイクロ命令では、テス
ト条件が（満足さｈていないときにコンティニューアド
レスＣＡ ！、まｌだけインクリメントされた実効マ・
ｆクロ命令アドレスレジスタ＞／Ｉ〕＼である。満足さ
れたテスト条１＋ではノーケンナＳ Ｑは、マ・ｒクロ
命令ＭＢ自体または他の、ユニット（たとえばマツパ−
）からイＩＪら几る分岐アドレスＪＡを用λＸする。
ンーケンｆ Ｓ Ｑはテスト情報ＴＩ（−７す口えて：
ｉｊ’ｌ ｉｊ１＋情ｔ＝ｓｈをも、中央二二ッ） （
ＣＰＵ ）によりまたは図面に示されている装置敢が属
Ａ−る＋１４子的モジニール内の実行器・側部により、
’ｉ；ＩＩ仙Ｊさ１（、る中央よすｆミυ：Ｌ （−，
７）、 ’、’ご介゛−メＣ受け′：）Ｃノ〜ケ／す３
Ｑにより用意される実効マイクロ命令アドレスＲｔ’）
Ｉ）、４Ａは中間メモ９ ＳＬＡ’［’ＣＩ（内に中間
記憶され、その後に。
ｉｊ’ｌ ｉｊ１＋情ｔ＝ｓｈをも、中央二二ッ） （
ＣＰＵ ）によりまたは図面に示されている装置敢が属
Ａ−る＋１４子的モジニール内の実行器・側部により、
’ｉ；ＩＩ仙Ｊさ１（、る中央よすｆミυ：Ｌ （−，
７）、 ’、’ご介゛−メＣ受け′：）Ｃノ〜ケ／す３
Ｑにより用意される実効マイクロ命令アドレスＲｔ’）
Ｉ）、４Ａは中間メモ９ ＳＬＡ’［’ＣＩ（内に中間
記憶され、その後に。
マイクロ命令メモリＲＯＩＡＡからこの実効マイクロ命
令アドレスＲＯｆｔｌＡに属するマイクロ命令Ｍ’ Ｂ
がＧ〕を出されることに寄与する。
令アドレスＲＯｆｔｌＡに属するマイクロ命令Ｍ’ Ｂ
がＧ〕を出されることに寄与する。
図面は本ｔｂ明の一実施イク１］のブロック回路図であ
る。 ＣＡ・・・コン方イニューアドレス、 ［ＣＲ・・・
インクリメンタ−２ＩＶＩＢ ・・・ マ・ｒクロ命令
。 ＭＰＡＲｉ ・・・ マーｒクロプログラム・アドレス
レジスタ、 ｍｒ＋工ａｉ ・・・マーｆクロ命令レジ
スタ。 Ｍ［ＪＸ・・・ マＩＬ／チプレクーナ、 ＲＯＭＡ
・・・マイクロ命令アドレス、 ＳＱ・・・ シーケン
サ、 ＴＨＥ・・・信号。
る。 ＣＡ・・・コン方イニューアドレス、 ［ＣＲ・・・
インクリメンタ−２ＩＶＩＢ ・・・ マ・ｒクロ命令
。 ＭＰＡＲｉ ・・・ マーｒクロプログラム・アドレス
レジスタ、 ｍｒ＋工ａｉ ・・・マーｆクロ命令レジ
スタ。 Ｍ［ＪＸ・・・ マＩＬ／チプレクーナ、 ＲＯＭＡ
・・・マイクロ命令アドレス、 ＳＱ・・・ シーケン
サ、 ＴＨＥ・・・信号。
Claims (1)
- 【特許請求の範囲】 １〕 マイクロ／ ノダｉノ）νｓグノジスタ（ＭＰＩ
Ｒｉ 、 ｉ−０，１，２，３）内に含まれているマ
イクロ命令（八４Ｂ）の形式（ＯＲＧ。 Ｄｌｌ／ｆＡ）に関係してコンティニューアドレス（Ｃ
Ａ）を形成するための手段（ＴＮＥ、ＭＵＸ、ＩＮＣＲ
）を有することを特徴とする、マイクロプログラム制ネ
１ｊ式ノーケンナ（ＳＱ）のコンティニューアドレス（
ＣＡ）形成用の装置。 ′ ２）マイクキ゛＃、ａＡｈ＃ｓｐレジスタ（ＭＰｆＲｉ
、 ｉ−ｏ、 Ｉ、 ２． ３ ）内ニ含マＦＩ
−ているマイクロ命令（ＭＢ）の形式（ＯＲＧ。 Ｄ Ｍ Ａ ） ＋： ［、］ 係してコンディニュー
アドレス（ＣＡ）を形成するだめの手段（ＴＨＥ。 ＭＵＸ、ＩＮＣＲ）を有するマイクロプログラム制御式
ヅーケンｆ［ＳＱ）のコンディニューアドレス（ＣＡ）
形成用の装置の作動方法において、コンティニューアド
レス（ＣＡ）の形成が、マ・ｒクロ命令レジスタ（ＭＰ
ＩＲｉ）内に含まれているマイクロ命令ＣＭ、Ｂ）に属
するマイクロ命令アドレス（ＲＯＭ、Ａ ）もしくは１
つの装置（ＩＮＣＲ）内でモディファイされたこのマイ
クロ命令アドレス（ＲＯｔ／ＬＡ）をシーケンナ（ＳＱ
）のコンティニューアドレス入力ＮＲｊに与える１つの
マルチプレクｆ（１ｖｆｆ’ＵＸ）により制御されるこ
とを特徴とするマイクロプログラム制御式ノーケンチの
コンｊイニＭＰＩＲｊ 、 ｉ−０’、 、 １ 、
２． ３ ） 内ｉ：ｆマしているマイクロ命令（Ｍ
Ｂ ） 、Ｄ形式（ＯＲＧ。 ＤＭＡ）に関係してコンティニューアドレス（Ｃ，Ａ）
を形成するための千１９ （ＴＨＥ、 Ｉ旧Ｘ、ＩＮＣ
Ｒ）を何するマイクロプログラム；１用御式シーケンサ
（Ｓ・−）のコンティニューアドレス（ＣＡ）形成用の
装置の作動方法において、コンティニューアドレス（Ｃ
４）の形成が、盛装な場合にマイクロ命令レジスタにＶ
Ｉ Ｐ Ｉ Ｒｉ ）およびｉＷＩ属のマイクロプログ
ラム・アドレスレジスタ（Ｍ’ＰＡＲｉ ） ｉ二文「
ツーるクロックの抑制を行なう手段（ＴＮＥ）により制
御されることを特徴とするマイクロプログラム制御□［
ＩＪ式ンーケンナのコンテ・ｒニューアドル ス形成用の装置の作動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE32413963 | 1982-11-09 | ||
| DE19823241396 DE3241396A1 (de) | 1982-11-09 | 1982-11-09 | Vorrichtung zur bereitstellung einer 'continue'-adresse fuer einen mikroprogramm-gesteuerten sequenzer und verfahren zu seinem betrieb |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5999548A true JPS5999548A (ja) | 1984-06-08 |
Family
ID=6177667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58209752A Pending JPS5999548A (ja) | 1982-11-09 | 1983-11-08 | シ−ケンサのコンテイニユ−アドレス形成用装置およびその作動方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0111113B1 (ja) |
| JP (1) | JPS5999548A (ja) |
| AT (1) | ATE28004T1 (ja) |
| DE (2) | DE3241396A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SI2709440T1 (en) | 2011-05-17 | 2018-08-31 | Rockwool International A/S | Growth substrates and their use |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736567A (en) | 1971-09-08 | 1973-05-29 | Bunker Ramo | Program sequence control |
| IT951233B (it) * | 1972-04-07 | 1973-06-30 | Honeywell Inf Systems | Sistema di comando di un calcola tore mediante microprogrammazione ed estensione dinamica delle fun zioni di controllo ottenuta da reti logiche |
| FR2384300A1 (fr) * | 1977-03-18 | 1978-10-13 | Cii Honeywell Bull | Procede et dispositif pour l'acceleration du calcul de l'adresse d'une microinstruction dans un systeme de traitement de donnees |
-
1982
- 1982-11-09 DE DE19823241396 patent/DE3241396A1/de not_active Withdrawn
-
1983
- 1983-10-18 AT AT83110381T patent/ATE28004T1/de not_active IP Right Cessation
- 1983-10-18 DE DE8383110381T patent/DE3372238D1/de not_active Expired
- 1983-10-18 EP EP83110381A patent/EP0111113B1/de not_active Expired
- 1983-11-08 JP JP58209752A patent/JPS5999548A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| ATE28004T1 (de) | 1987-07-15 |
| EP0111113A2 (de) | 1984-06-20 |
| EP0111113B1 (de) | 1987-06-24 |
| EP0111113A3 (en) | 1984-09-26 |
| DE3372238D1 (en) | 1987-07-30 |
| DE3241396A1 (de) | 1984-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009528584A5 (ja) | ||
| US8261249B2 (en) | Distributed schemes for deploying an application in a large parallel system | |
| CN106959893A (zh) | 加速器、用于加速器的内存管理方法以及数据处理系统 | |
| CN1321270A (zh) | 程序产品及数据处理系统 | |
| JP2009134391A (ja) | ストリーム処理装置、ストリーム処理方法及びデータ処理システム | |
| CN111222103B (zh) | 基于向量化异常处理的软件保护方法 | |
| JPH0682320B2 (ja) | データ処理装置 | |
| CN1320236A (zh) | 带算术逻辑单元和堆栈的数据处理器 | |
| US5197145A (en) | Buffer storage system using parallel buffer storage units and move-out buffer registers | |
| US7000098B2 (en) | Passing a received packet for modifying pipelining processing engines' routine instructions | |
| CN116126937A (zh) | 作业调度方法、装置、电子设备及存储介质 | |
| JPH0544049B2 (ja) | ||
| JP2012073745A (ja) | Ｄｍａシステム | |
| JP2575936B2 (ja) | 内容検索装置 | |
| JPS62256045A (ja) | デ−タ駆動型計算機 | |
| US10817288B2 (en) | Combined instruction for addition and checking of terminals | |
| JPS629436A (ja) | マイクロプログラム制御装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPS6292044A (ja) | ログアウト方式 | |
| JPH04211837A (ja) | レジスタ退避方式 | |
| JPS6260032A (ja) | バツフアメモリ方式のマイクロプログラム制御装置 | |
| JPS58172753A (ja) | マイクロプログラム制御方式 | |
| JPH038029A (ja) | マイクロプログラム制御装置 | |
| JPS6061833A (ja) | マイクロプログラム制御装置 | |
| JPS62500821A (ja) | 同時プロセスを作動させる方法及びマイクロコンピュータ |