JPS5999812A - シンセサイザ−受信機のプリセツト装置 - Google Patents
シンセサイザ−受信機のプリセツト装置Info
- Publication number
- JPS5999812A JPS5999812A JP20851082A JP20851082A JPS5999812A JP S5999812 A JPS5999812 A JP S5999812A JP 20851082 A JP20851082 A JP 20851082A JP 20851082 A JP20851082 A JP 20851082A JP S5999812 A JPS5999812 A JP S5999812A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- preset
- frequency
- receiver
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、受（８機の受信周波数をメモリ機能を有す
るマイコンの制御によって選択することができるシンセ
サイザー受信機にか〜わり、特に、そのプリセット装置
に関″ｆ−るものである。
るマイコンの制御によって選択することができるシンセ
サイザー受信機にか〜わり、特に、そのプリセット装置
に関″ｆ−るものである。
受信機の選局回路に水晶発振器を基準信号とするＰ Ｌ
Ｌ （Ｐｈａｓｅ −Ｌｏｃｋｓ＋ｄ Ｌｏｏｐ ）
回路を使用しこのＰＬＬ回路から出力される周波数
を局部発振周波数とすると共に、この周波数に対応する
制御電圧で各種同調回路を制御するシンセサイザー受信
機は、ＰＬＬ回路がデジタル信号で制御できるため、受
信チャンネルの選択及びプリセット等がボタンスイッチ
で簡単に行うことができ、きわめて操作性が優れたもの
になる。
Ｌ （Ｐｈａｓｅ −Ｌｏｃｋｓ＋ｄ Ｌｏｏｐ ）
回路を使用しこのＰＬＬ回路から出力される周波数
を局部発振周波数とすると共に、この周波数に対応する
制御電圧で各種同調回路を制御するシンセサイザー受信
機は、ＰＬＬ回路がデジタル信号で制御できるため、受
信チャンネルの選択及びプリセット等がボタンスイッチ
で簡単に行うことができ、きわめて操作性が優れたもの
になる。
第１図はかＮるシンセサイザー受信機の概要な示すブロ
ック図で、１は受信周波数を選択するフロントエンド、
２は中間周波増幅部、３は復調部。
ック図で、１は受信周波数を選択するフロントエンド、
２は中間周波増幅部、３は復調部。
４は低周波増幅部を示す。なお、５は例えばＡＭ放送波
を受信する別のフロントエンドの一部を示す。
を受信する別のフロントエンドの一部を示す。
６は周波数シンセサイザーを構成するＰＬＬ回路で、よ
く知られているように基準信号源、比較回路、プログラ
マブルデバイダ等から構成され、前記フロントエンド１
の周波数変換器１ａに注入される局部発振器１ｂ、及び
高周波増幅器１Ｃの同調周波声９等を制御計（るものｒ
Ｊ＋る。
く知られているように基準信号源、比較回路、プログラ
マブルデバイダ等から構成され、前記フロントエンド１
の周波数変換器１ａに注入される局部発振器１ｂ、及び
高周波増幅器１Ｃの同調周波声９等を制御計（るものｒ
Ｊ＋る。
？ ｆ１マイ−１ン等゛τ・構成さｔ１前１ｉシＰ Ｌ
Ｌ回路６を制御ｆｔ１ｌ−ｉ’る制御回路な示１−５
この制御回路Ｔ１τは、その人力ポー１川−４’：ＦＭ
／’ＡＭの選択スイッチ−お スキャー、／ニーソゲ周
波数な−ｌツブ、又はダ「′／ンさせるス・ｆツ寸、受
信−ｆＮ′ンーイルなメモリにセットさせるセラトス１
′ツ千、受信チャンネノ１０周波数を書キ込み、ヌは読
ろ出−（−プリセットスイッチ等が設けてｋ）るキー下
・−ド８が接続さｔｌていＺ）。
Ｌ回路６を制御ｆｔ１ｌ−ｉ’る制御回路な示１−５
この制御回路Ｔ１τは、その人力ポー１川−４’：ＦＭ
／’ＡＭの選択スイッチ−お スキャー、／ニーソゲ周
波数な−ｌツブ、又はダ「′／ンさせるス・ｆツ寸、受
信−ｆＮ′ンーイルなメモリにセットさせるセラトス１
′ツ千、受信チャンネノ１０周波数を書キ込み、ヌは読
ろ出−（−プリセットスイッチ等が設けてｋ）るキー下
・−ド８が接続さｔｌていＺ）。
又、ｍＩｊ向１回路Ｔにはプリセットさハた′フ′−タ
ン記憶１−るプリセラ１メモリ１０が併設さハ、７−ン
） −ｔ、 ：７ド１が選択している周波数の表示器９
＜、駆動４−７５ことができるものである。
ン記憶１−るプリセラ１メモリ１０が併設さハ、７−ン
） −ｔ、 ：７ド１が選択している周波数の表示器９
＜、駆動４−７５ことができるものである。
したがつ”（、キーボード８の各種操作スイ二′チを操
作＝Ｖることによって、ワンタラ手で所望のグヤンネ／
シを選択する・二とができる。、なお、オートチューニ
ングを行うために復調部３のピーク出力な０７７７回路
１１を介して入力し、その点で受信状態に−ｆると共に
その時の制御信号をプリセットメモリ１０忙Ａ↓き込む
ことがで以上説明したよりな構成からなるシン十ザイザ
・受信機は、プリセットボタンに、１、ってブリ村ツ１
メ王す１０内のデータをｍｌみ出し、自１−ｙ罠受信状
態にすることができるが、この時、メリセツト７メモリ
１０１・て書冬込まれているデー、夕は受信機の電源が
オフとたつ−〔も消政し、ムいよ５に・ニ゛／り丁）ご
・′ス戒池ＥＣバックアップさオビ℃いる。
作＝Ｖることによって、ワンタラ手で所望のグヤンネ／
シを選択する・二とができる。、なお、オートチューニ
ングを行うために復調部３のピーク出力な０７７７回路
１１を介して入力し、その点で受信状態に−ｆると共に
その時の制御信号をプリセットメモリ１０忙Ａ↓き込む
ことがで以上説明したよりな構成からなるシン十ザイザ
・受信機は、プリセットボタンに、１、ってブリ村ツ１
メ王す１０内のデータをｍｌみ出し、自１−ｙ罠受信状
態にすることができるが、この時、メリセツト７メモリ
１０１・て書冬込まれているデー、夕は受信機の電源が
オフとたつ−〔も消政し、ムいよ５に・ニ゛／り丁）ご
・′ス戒池ＥＣバックアップさオビ℃いる。
しかし４、がら、工場等にふ９ける製造段階でけ０ｉＪ
ｄ［〕ハック；γツヅ電池Ｆは通常装備さｉていないの
で、プリセットボタンでＩＡちに所望イる周波数の受信
状態に−（ることがで西ず、受ｆｔ’１機の各部の調整
は、通常のダイアル付受信機しＣみらオｌるよ５に、受
イ４周波数を表示器ｇをみながら測定器のチェック周波
数圧８′わ一！木、バラクタＶＣに供給される制御電圧
を調整し２て受信機の同調回路、１フツキング、セバン
ーション等を調整していた。
ｄ［〕ハック；γツヅ電池Ｆは通常装備さｉていないの
で、プリセットボタンでＩＡちに所望イる周波数の受信
状態に−（ることがで西ず、受ｆｔ’１機の各部の調整
は、通常のダイアル付受信機しＣみらオｌるよ５に、受
イ４周波数を表示器ｇをみながら測定器のチェック周波
数圧８′わ一！木、バラクタＶＣに供給される制御電圧
を調整し２て受信機の同調回路、１フツキング、セバン
ーション等を調整していた。
しかし、なから、このような調整作業は各受信バンド毎
に反復して行わｔするので、その都度受信周波数を測定
器のチェック周波数に合わせるのけ向側であり、その調
整作業時間も長くなるという欠点があった。
に反復して行わｔするので、その都度受信周波数を測定
器のチェック周波数に合わせるのけ向側であり、その調
整作業時間も長くなるという欠点があった。
、′、の発明は、か〜るシ／セザイザー受信機の特質を
利用し、て、その製造段階で行う調整作業及びメインテ
ナス時に行う調整作業がプリセットボタン圧よって簡単
に行わすするよ５にするものである。
利用し、て、その製造段階で行う調整作業及びメインテ
ナス時に行う調整作業がプリセットボタン圧よって簡単
に行わすするよ５にするものである。
この発明は、」二重の目的を達成するためにＰＬＬ回路
の制御回路に、ブリセラ１メモリをザボートとしている
バラフン−ツブ電池の有無を検出１′る４’（判定回路
を設け、この判定回路がバックアップ電池でブリセット
メ士りがザボー）・さｔｌてぃないと１Ｍ断（−２だ時
は、前ｄＣプリセントメモリにに、らかしめ書き込ま１
１″Ｃいるチェック用の周波数がプリセット・ボタンに
よって読み出さハるように構成し、シンセーリ′イザー
受信機の調整作業が容易になるようにすると共に、バッ
クアンプ電池の消費を検知１−ることができるようにし
たものである。
の制御回路に、ブリセラ１メモリをザボートとしている
バラフン−ツブ電池の有無を検出１′る４’（判定回路
を設け、この判定回路がバックアップ電池でブリセット
メ士りがザボー）・さｔｌてぃないと１Ｍ断（−２だ時
は、前ｄＣプリセントメモリにに、らかしめ書き込ま１
１″Ｃいるチェック用の周波数がプリセット・ボタンに
よって読み出さハるように構成し、シンセーリ′イザー
受信機の調整作業が容易になるようにすると共に、バッ
クアンプ電池の消費を検知１−ることができるようにし
たものである。
第２図はこの発明の一実施例を示−（シンセ→Ｊイザー
受信機の概要を示ｆノロツク図−（゛、第１図と同一機
能プロツクは同一の記号で示１．てあ、る。
受信機の概要を示ｆノロツク図−（゛、第１図と同一機
能プロツクは同一の記号で示１．てあ、る。
この発［、（ＩＪのシンセザイザー受伯機では前記した
ズリセラｌメモリＩＯＩＣＭＡＳＫ ＲＯＭ 等で構
成されている読み出し専用の固定メモリ２０が併設さｔ
ｌ、・４ツクγツブ笥、池Ｅのイｊ無の検出を行５判定
回路２１が設けである。
ズリセラｌメモリＩＯＩＣＭＡＳＫ ＲＯＭ 等で構
成されている読み出し専用の固定メモリ２０が併設さｔ
ｌ、・４ツクγツブ笥、池Ｅのイｊ無の検出を行５判定
回路２１が設けである。
前記判定回路２１はバンクアップ電池Ｅの電圧を検出−
（−るか、又は物理的に２・チック／ツブ電池Ｅの１無
を検出し、プリセットメモリ１０がバンクアップ電池Ｅ
によってバンクアップされていないと判断さｔｉだ時は
、前記制御回路７しτイＪ号が供給さす（ろ。
（−るか、又は物理的に２・チック／ツブ電池Ｅの１無
を検出し、プリセットメモリ１０がバンクアップ電池Ｅ
によってバンクアップされていないと判断さｔｉだ時は
、前記制御回路７しτイＪ号が供給さす（ろ。
Ｔると、第３図のフ［ｊ−千Ａ′−１に示１ようにギー
ボー１−’ ８のプリセットボタンが押圧された時、固
定メモリ２０に記憶さｔｌているデータが読み出される
ように制御さ１１．このデータに対応イ゛るチェック周
波数で受＜ｇ状態にブムる１っ又、ブリセツｔヘメモリ
１０がバックアップ電池Ｅによってバックアップさハて
いる時は、そのプリセットメモリ１゜に記憶さｎている
受１４周波数のデータが読み出さｔする。
ボー１−’ ８のプリセットボタンが押圧された時、固
定メモリ２０に記憶さｔｌているデータが読み出される
ように制御さ１１．このデータに対応イ゛るチェック周
波数で受＜ｇ状態にブムる１っ又、ブリセツｔヘメモリ
１０がバックアップ電池Ｅによってバックアップさハて
いる時は、そのプリセットメモリ１゜に記憶さｎている
受１４周波数のデータが読み出さｔする。
前記固定メモリ２０ｊＣ記憶さねているデータは受信機
の調整に必要なチェック周波数に対応するもので、例え
ば６つの受信バンドを有する場合のチェック周波数の一
例を第１表に示￥。
の調整に必要なチェック周波数に対応するもので、例え
ば６つの受信バンドを有する場合のチェック周波数の一
例を第１表に示￥。
第 １ 表
以」二説明したように、この元明のシンセサイザー受信
機は、バックアップ電池Ｅが付加されている時は通常の
シンセサイザー受信機六同様に動作し、キーボードのプ
リセットボタン（スイッチ）を抑圧（−だ時は、丁でに
プリセットメモリに記憶されている受信チャンネルのデ
ータが読み出されて、その受信チャンネルで受信状態に
なるが、・くツクアップ電池Ｅが無い時は、＾ＩＪ述し
たようにブリセラｌボタンな押圧すると、前記第１表の
チェック周波数（このチェック周波数は通常放送電、波
がない周波数が選げハているンで受信状態になる。
機は、バックアップ電池Ｅが付加されている時は通常の
シンセサイザー受信機六同様に動作し、キーボードのプ
リセットボタン（スイッチ）を抑圧（−だ時は、丁でに
プリセットメモリに記憶されている受信チャンネルのデ
ータが読み出されて、その受信チャンネルで受信状態に
なるが、・くツクアップ電池Ｅが無い時は、＾ＩＪ述し
たようにブリセラｌボタンな押圧すると、前記第１表の
チェック周波数（このチェック周波数は通常放送電、波
がない周波数が選げハているンで受信状態になる。
したがって、工場の製造段階でバックアップ電池Ｅが装
備さｔｌていない時、第１表の（−ニック周波数がｊ（
１次出力されろ測定製置を備えていｔｌば、この発明の
装置を備えている受信機は極めて簡単にドラッギング、
四偶等の調整が可能である。
備さｔｌていない時、第１表の（−ニック周波数がｊ（
１次出力されろ測定製置を備えていｔｌば、この発明の
装置を備えている受信機は極めて簡単にドラッギング、
四偶等の調整が可能である。
なお、製造段階以外でも、例えば補修を行ったあとの再
謂整時にはバックアップ電池Ｅを除去するとヂエツク周
波数で受信状態になるので、再調整がやり易いという利
点があり、逆にバックアップ電池のチェックにも利用゛
することができる。
謂整時にはバックアップ電池Ｅを除去するとヂエツク周
波数で受信状態になるので、再調整がやり易いという利
点があり、逆にバックアップ電池のチェックにも利用゛
することができる。
前記固定メ七り２０は従来のプリセットメモリ（ＲＡＭ
）の一部をＭＡＳＫｆることによって構成し、てもよく
、判定回路２１も同−ＩＣ回路内に一体化して形成して
もよい。
）の一部をＭＡＳＫｆることによって構成し、てもよく
、判定回路２１も同−ＩＣ回路内に一体化して形成して
もよい。
上述したように、この発明のシンセサイザー受信機はブ
リヒントメモリの一部、又はプリセットメモリと独立に
、チェック周波数が出力されるデわめて容易に行わｔす
るという効果を奏すると共に、補修時の再調整も簡単に
なるという利点がある。
リヒントメモリの一部、又はプリセットメモリと独立に
、チェック周波数が出力されるデわめて容易に行わｔす
るという効果を奏すると共に、補修時の再調整も簡単に
なるという利点がある。
【図面の簡単な説明】
第１図はシンセサイザー受信機の概要を示すブロック図
、第２図はこの発明のシンセサイザー受信機のブロック
図、第３図は制御回路のフローチャートを示−１゜ 図中、１はフロントエンド、６はＰＬＬ回路、１は制御
回路、８はキーボード、１ｏはブリセラトメ千り、２０
は固定メモリ、２１は判定回路を示１゜
、第２図はこの発明のシンセサイザー受信機のブロック
図、第３図は制御回路のフローチャートを示−１゜ 図中、１はフロントエンド、６はＰＬＬ回路、１は制御
回路、８はキーボード、１ｏはブリセラトメ千り、２０
は固定メモリ、２１は判定回路を示１゜
Claims (1)
- プリセットメモリ機能を有するシンセサイザー受信機に
おいて、プリセットメモリに接続さ４ているバックアッ
プ電池の有無を検出する判定回路を設け、該判定回路が
電池によるバンクアンプがなされていないと判断した時
は、プリセットメモリに記憶されているチェック用の周
波数がプリセットボタンの操作で読み出されるように制
御されることを特徴とするシンセサイザー受信機のプリ
セット装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20851082A JPS5999812A (ja) | 1982-11-30 | 1982-11-30 | シンセサイザ−受信機のプリセツト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20851082A JPS5999812A (ja) | 1982-11-30 | 1982-11-30 | シンセサイザ−受信機のプリセツト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999812A true JPS5999812A (ja) | 1984-06-08 |
| JPH0436484B2 JPH0436484B2 (ja) | 1992-06-16 |
Family
ID=16557352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20851082A Granted JPS5999812A (ja) | 1982-11-30 | 1982-11-30 | シンセサイザ−受信機のプリセツト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999812A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218189A (ja) * | 1985-07-16 | 1987-01-27 | Pioneer Electronic Corp | Ｃａｔｖにおける端末装置 |
| JPS62219812A (ja) * | 1986-03-20 | 1987-09-28 | Matsushita Electric Ind Co Ltd | 衛星放送受信装置 |
-
1982
- 1982-11-30 JP JP20851082A patent/JPS5999812A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218189A (ja) * | 1985-07-16 | 1987-01-27 | Pioneer Electronic Corp | Ｃａｔｖにおける端末装置 |
| JPS62219812A (ja) * | 1986-03-20 | 1987-09-28 | Matsushita Electric Ind Co Ltd | 衛星放送受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436484B2 (ja) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4315332A (en) | Electronic timepiece radio | |
| JPS636165B2 (ja) | ||
| US2174566A (en) | Automatic tuning arrangement | |
| JPS637688B2 (ja) | ||
| JPH0223724A (ja) | 全世界対応ラジオ受信機 | |
| JPH0436484B2 (ja) | ||
| JPS6329446B2 (ja) | ||
| JPS61134112A (ja) | ラジオ受信機 | |
| JPS6115425A (ja) | ラジオ受信装置 | |
| JPS6219025Y2 (ja) | ||
| JPS607220A (ja) | シンセサイザ受信機 | |
| JPS60136427A (ja) | 電子同調式カ−ラジオの同調方式 | |
| JPH0525206B2 (ja) | ||
| US2038938A (en) | Antenna coupling system | |
| US3379978A (en) | Combination agc delay and bfo disabling circuit for radio receiver | |
| JP2884595B2 (ja) | 受信機 | |
| JPS6091776A (ja) | 選局装置 | |
| JPH0746782B2 (ja) | 受信機 | |
| JPS6115424A (ja) | ラジオ受信装置 | |
| JP2003198966A (ja) | テレビジョン受信機 | |
| JPS625717A (ja) | テレビジヨン受信機の制御回路 | |
| JPS6158311A (ja) | シンセサイザ受信機 | |
| JPS63187719A (ja) | 交通情報局受信システム | |
| JPS5816804B2 (ja) | 電子同調式受信機 | |
| JPS6312405B2 (ja) |