JPS60101587A - 表示メモリアクセス装置 - Google Patents
表示メモリアクセス装置Info
- Publication number
- JPS60101587A JPS60101587A JP58209082A JP20908283A JPS60101587A JP S60101587 A JPS60101587 A JP S60101587A JP 58209082 A JP58209082 A JP 58209082A JP 20908283 A JP20908283 A JP 20908283A JP S60101587 A JPS60101587 A JP S60101587A
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- character
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はキャラクタジェネレータ(C1aracLer
Genera Lor以後以後C路称)を用いたテキス
ト表示装置で、中央演算処理装置がCGにアクセス出来
る期間が極力長くなるようにした表示メモリアクセス装
置に関する。
Genera Lor以後以後C路称)を用いたテキス
ト表示装置で、中央演算処理装置がCGにアクセス出来
る期間が極力長くなるようにした表示メモリアクセス装
置に関する。
近年、パーソナルコンピュータの表示機能の高機能化が
要求され、1チツプ化された中央演算処理回路(マイク
ロプロセッサ、以後M I)tJと略称)の限られた機
能をうまく利用して、これを実現する提案がいくつか行
われている。
要求され、1チツプ化された中央演算処理回路(マイク
ロプロセッサ、以後M I)tJと略称)の限られた機
能をうまく利用して、これを実現する提案がいくつか行
われている。
この要求に幻して、高速表示を可能にする為に、キャラ
クタの表示(以後テキスト表示と呼ぶ)に、キャラクタ
ジェネレータ(CG)と呼ばれる1?OM(読出し専用
メモリ)を用いる方式かある。CGに記1意され°ζい
る1青報はキャラクタパターンであり、キャラクタコー
ドをアトルス心して与えると、そのコードに対応する情
報ずなわちキ4゜ラクタパターンが出力される。テキス
ト表示に此の槌なCG力式を採用したパーソナルコンピ
ュータシステムは、表示処理が速いという点で、(aれ
でいる。しかし、−1fj ii′lI精細な表示が要
求されるようになるのに伴って、この方式にも欠点が残
っているのが目立って来た。
クタの表示(以後テキスト表示と呼ぶ)に、キャラクタ
ジェネレータ(CG)と呼ばれる1?OM(読出し専用
メモリ)を用いる方式かある。CGに記1意され°ζい
る1青報はキャラクタパターンであり、キャラクタコー
ドをアトルス心して与えると、そのコードに対応する情
報ずなわちキ4゜ラクタパターンが出力される。テキス
ト表示に此の槌なCG力式を採用したパーソナルコンピ
ュータシステムは、表示処理が速いという点で、(aれ
でいる。しかし、−1fj ii′lI精細な表示が要
求されるようになるのに伴って、この方式にも欠点が残
っているのが目立って来た。
第1図は、パーソナルコンピュータにおりる従来の表示
系回路のゾ1」ツク図で、1はM +’) U、2はア
ドレスバス、3はデータバス、4はM I)LJの読み
書き動作を示ず読c7JvJき制御信号線(以1&1ン
/W線と略称)、5は表示に必要な回路のアドレスをデ
コードする一1′トレスデコーダ、6は表示のために表
示器たとえば陰極線管(CRT )を制御する各種タイ
ミング信号を発生ずる陰極線管制御回路(CaLbod
e Ray Tube Controller 、以1
&cR”rcと略称)、7はMPLIアドレスバス2や
1ン/W綿4とCRTC6からの表示ア1−゛レス侶号
線19とを表示タイミング信号線18で供給される信号
によって切換えるマルチプレクサ、8はグラフィ・7り
表示メモリ、9はテキスト表示メモリ、10はセレクタ
14の切換信号を作成する選択信号発生回路、11はC
G、12.13は並列出力された情報を表示器15に表
示するのに適した信号に変換する並直列変換回路、16
はクロック発振回路、17はキャラクタ単位のクロック
を発生ずる回路、20はCGIIと同じメモリ内容のC
Gである。
系回路のゾ1」ツク図で、1はM +’) U、2はア
ドレスバス、3はデータバス、4はM I)LJの読み
書き動作を示ず読c7JvJき制御信号線(以1&1ン
/W線と略称)、5は表示に必要な回路のアドレスをデ
コードする一1′トレスデコーダ、6は表示のために表
示器たとえば陰極線管(CRT )を制御する各種タイ
ミング信号を発生ずる陰極線管制御回路(CaLbod
e Ray Tube Controller 、以1
&cR”rcと略称)、7はMPLIアドレスバス2や
1ン/W綿4とCRTC6からの表示ア1−゛レス侶号
線19とを表示タイミング信号線18で供給される信号
によって切換えるマルチプレクサ、8はグラフィ・7り
表示メモリ、9はテキスト表示メモリ、10はセレクタ
14の切換信号を作成する選択信号発生回路、11はC
G、12.13は並列出力された情報を表示器15に表
示するのに適した信号に変換する並直列変換回路、16
はクロック発振回路、17はキャラクタ単位のクロック
を発生ずる回路、20はCGIIと同じメモリ内容のC
Gである。
第2図はテキスト表示メモリ9から読出されたデータを
CGIIがアドレスとして入力してから並直列変換する
迄のタイミングチャー1〜である。
CGIIがアドレスとして入力してから並直列変換する
迄のタイミングチャー1〜である。
第1図で、表示メモリ8.9はCRT CGから発生ず
る各種タイミング信号によって其の記1.α内容が表示
データとし゛ζ周期的に続出される。表示メモリ8から
読出された表示データはピッ1〜イメージであっ°C直
接IIJ視情報として、並直列変換回路12を経て可視
情報となる。一方、表示メモリ9から読出された表示デ
ータは、キャラクタ単位I:であって、このデータをC
GIIにアドレスとして与える事により、CGIIから
キャラクタパターン、つまり文字、記号などの表示清報
が出力され、並直列変換回路13を経て可視情報となる
。以後、表示メモリ8のピッ1イメージの記憶内容をグ
ラフィックデータ、表示メモリ9のキャラクタコードの
記憶内容をテ・トノ、トデータと称する。選択信号発生
回路10は、信5シ線21.22の可視11゛j報を基
に、表示器15に与える+−,+J視情3713をセレ
クタ目で選J7(する切換信号を光41..する。この
図では、fト)線22の可視情報を選択している。要す
るに、選1j、!信号発生回路10とセレクタI4によ
り、グラフィックデータを基に表示器15で表示するグ
ラフィック表示と、テキストデータを基に表示するテキ
スI・表示の臣ね合わせ表示を行っている。
る各種タイミング信号によって其の記1.α内容が表示
データとし゛ζ周期的に続出される。表示メモリ8から
読出された表示データはピッ1〜イメージであっ°C直
接IIJ視情報として、並直列変換回路12を経て可視
情報となる。一方、表示メモリ9から読出された表示デ
ータは、キャラクタ単位I:であって、このデータをC
GIIにアドレスとして与える事により、CGIIから
キャラクタパターン、つまり文字、記号などの表示清報
が出力され、並直列変換回路13を経て可視情報となる
。以後、表示メモリ8のピッ1イメージの記憶内容をグ
ラフィックデータ、表示メモリ9のキャラクタコードの
記憶内容をテ・トノ、トデータと称する。選択信号発生
回路10は、信5シ線21.22の可視11゛j報を基
に、表示器15に与える+−,+J視情3713をセレ
クタ目で選J7(する切換信号を光41..する。この
図では、fト)線22の可視情報を選択している。要す
るに、選1j、!信号発生回路10とセレクタI4によ
り、グラフィックデータを基に表示器15で表示するグ
ラフィック表示と、テキストデータを基に表示するテキ
スI・表示の臣ね合わせ表示を行っている。
また、M P U lは、これら表示メモリ8.9ヘゲ
ラフイツクデータ及びテキストデータの21−込め又は
更新を行うもので、アドレスバス2を介して指定した番
地とデータバス3によってデータの入出力を行う。また
R1W線4は、このデータの入出力の方向を示す信号を
伝える。マルチプレクジ−7は、表示タイミング信号線
18で供給される信号で切換えられ、表示メモリ8.9
を駆動するための複合アドレス信号及び複合R/W信号
を複合アドレスバス23及び複合R/W線24に出力す
る。
ラフイツクデータ及びテキストデータの21−込め又は
更新を行うもので、アドレスバス2を介して指定した番
地とデータバス3によってデータの入出力を行う。また
R1W線4は、このデータの入出力の方向を示す信号を
伝える。マルチプレクジ−7は、表示タイミング信号線
18で供給される信号で切換えられ、表示メモリ8.9
を駆動するための複合アドレス信号及び複合R/W信号
を複合アドレスバス23及び複合R/W線24に出力す
る。
MPUIから表示メモリ8.9をアクセスしている時に
は、アドレスデコーダ5が表示メモリをアクセス中であ
る事を示す信号をデコードし゛C信号線25.26によ
り、それぞれ表示メモリ8.9に供給する。
は、アドレスデコーダ5が表示メモリをアクセス中であ
る事を示す信号をデコードし゛C信号線25.26によ
り、それぞれ表示メモリ8.9に供給する。
表示メモリ8.9は、ある定められたヒ、1.小位のメ
モリブロックであって、例えば、MPUIがパイ1−(
8ビット)単位を扱う場合には、ハイ1一単位のメモリ
ブロックとなる。■ブロックのメモリで一画面を表示す
るに足る記憶容量を持っている。具体的な例として、横
方向640ドツト、縦方向400ドツトの高精細グラフ
インク表示を可能にするためには、16にピノI−RA
Mでメモリブロックを構成する。
モリブロックであって、例えば、MPUIがパイ1−(
8ビット)単位を扱う場合には、ハイ1一単位のメモリ
ブロックとなる。■ブロックのメモリで一画面を表示す
るに足る記憶容量を持っている。具体的な例として、横
方向640ドツト、縦方向400ドツトの高精細グラフ
インク表示を可能にするためには、16にピノI−RA
Mでメモリブロックを構成する。
次に、第2図のタイミングチャートについて説明する。
同図は、M I) U lがハイド単位を扱う場合のタ
イミングチャートであって、キャラクタ単位のクロック
(以後キャラクタクロックと呼ぶ)ばトノl−車位のり
Lドック(以後ドソI・クロックと呼ぶ)を8分周した
ものである。CRT CGは、キャラクタクロックに同
期して動作するものであり、表示メモタ9に1jえられ
る表示アドレスも例外ではなくギヤラフタフl:I 7
りに同期している。
イミングチャートであって、キャラクタ単位のクロック
(以後キャラクタクロックと呼ぶ)ばトノl−車位のり
Lドック(以後ドソI・クロックと呼ぶ)を8分周した
ものである。CRT CGは、キャラクタクロックに同
期して動作するものであり、表示メモタ9に1jえられ
る表示アドレスも例外ではなくギヤラフタフl:I 7
りに同期している。
従って、表示メモリ9から読出されるテキストデータは
、キャラクタクロックに同期して、callに与えられ
る。CGデータは、通常、テキストデータ、つまりアト
し・スを与えてからある一定時間LAC(以1多アクセ
スIL5間と呼ぶ)経過した後、出力され、−1ドレス
か変化すると同時に消える。並直列変換回路においζ、
信号線27から送られるLOAD信号がじ1ウレールの
期間にCGデータ(8ビット並列データ)が取り込まれ
、同時に並直列変換を開始し、直列データを出力する。
、キャラクタクロックに同期して、callに与えられ
る。CGデータは、通常、テキストデータ、つまりアト
し・スを与えてからある一定時間LAC(以1多アクセ
スIL5間と呼ぶ)経過した後、出力され、−1ドレス
か変化すると同時に消える。並直列変換回路においζ、
信号線27から送られるLOAD信号がじ1ウレールの
期間にCGデータ(8ビット並列データ)が取り込まれ
、同時に並直列変換を開始し、直列データを出力する。
このような並直列変換回路は、シフトレジスタを使って
容易に実現できる。
容易に実現できる。
次ぎに、CG方式を用いたテキスト表示が1籠れている
点をグラフインク表示と比較して述べる。
点をグラフインク表示と比較して述べる。
ni1述した通りテキスト表示の場合は、その表示メモ
リ9の記憶内容がキャラクタコードであるのに対して、
グラフインク表示の場合は、その表示メモリ8の記憶内
容はビットイメージのデータである。従って、1文字が
8×8トソI−の構成であるとすると1文字表示に必要
な表示メモリは、グラフインク表示の場合8ハイI−で
あるのに対し、テキスト表示の場合は、通常、1文字に
1キヤラクタコートが、2I応しているためエハイ1−
で許む。従って、1文字分の表示データの更新を行う場
合、グラフインク表示の時はハイド単位で8回の書込み
動作が必要であるのに対して、テキスト表示の時は1回
の書込み動作で更新゛ζきる。つまり、テキスト表示は
グラフインク表示に比較して、8倍の処理速度である。
リ9の記憶内容がキャラクタコードであるのに対して、
グラフインク表示の場合は、その表示メモリ8の記憶内
容はビットイメージのデータである。従って、1文字が
8×8トソI−の構成であるとすると1文字表示に必要
な表示メモリは、グラフインク表示の場合8ハイI−で
あるのに対し、テキスト表示の場合は、通常、1文字に
1キヤラクタコートが、2I応しているためエハイ1−
で許む。従って、1文字分の表示データの更新を行う場
合、グラフインク表示の時はハイド単位で8回の書込み
動作が必要であるのに対して、テキスト表示の時は1回
の書込み動作で更新゛ζきる。つまり、テキスト表示は
グラフインク表示に比較して、8倍の処理速度である。
しかし、直積♀1■表示になり、画面周波数が」二がる
と、テキスト表示には次の様な欠点が生−る。
と、テキスト表示には次の様な欠点が生−る。
MP[Jlが、ある処理、例えば画面コピーを行うため
にピノ1−イメージのデータを読込む場合、1文字期間
にCG ROMから表示データ及びIvl PUajと
込みデータを読出ずことが必要になる。ところが、例え
ばアクセス時間むにが最大200 n sのc G R
OMを使ってギヤラフタフし1ツク周波数が2.5MI
Izの高11j細表示を行う場合、1文字期間つまり4
. OOn sO間に2回データを読め出そうとすると
アクセス時間り、4(−が200 n sなの(データ
が出ている期間が0秒であり、1文字期間に2回データ
を31を出すのに不可能゛(ある。従−2で、第1図に
示した様に、M l) U 1専用のCG20を別に設
ける必要があり、原価的に不利となる他、1“j来必至
になると、考えられるLSI化に当たり、CG I?
OMは1.S1内部に取り込む対象になりylfいため
、スペースファクタ的にも不利である。t「おCG R
OMは従来通常は所謂アルファニューノリツクだりを考
慮すればよかったが、もし漢字まで出力できるようなも
のを考えると、非常に大きなものが必要になる。
にピノ1−イメージのデータを読込む場合、1文字期間
にCG ROMから表示データ及びIvl PUajと
込みデータを読出ずことが必要になる。ところが、例え
ばアクセス時間むにが最大200 n sのc G R
OMを使ってギヤラフタフし1ツク周波数が2.5MI
Izの高11j細表示を行う場合、1文字期間つまり4
. OOn sO間に2回データを読め出そうとすると
アクセス時間り、4(−が200 n sなの(データ
が出ている期間が0秒であり、1文字期間に2回データ
を31を出すのに不可能゛(ある。従−2で、第1図に
示した様に、M l) U 1専用のCG20を別に設
ける必要があり、原価的に不利となる他、1“j来必至
になると、考えられるLSI化に当たり、CG I?
OMは1.S1内部に取り込む対象になりylfいため
、スペースファクタ的にも不利である。t「おCG R
OMは従来通常は所謂アルファニューノリツクだりを考
慮すればよかったが、もし漢字まで出力できるようなも
のを考えると、非常に大きなものが必要になる。
本発明の目的は、このような従来技術の欠点を解消し、
MPU専用のCG ROMを用いないで、MPUが、c
G ROMに記憶させであるキャラクタパターンのビ
ットイメージデータを読み取る事を可能にした表示メモ
リアクセス装置を提供することにある。
MPU専用のCG ROMを用いないで、MPUが、c
G ROMに記憶させであるキャラクタパターンのビ
ットイメージデータを読み取る事を可能にした表示メモ
リアクセス装置を提供することにある。
〔発明の1既要〕
上記目的を達成するために本発明においては、CGRO
Mのアドレスバスとデータバスのそれぞれに、表示用ハ
スとM I) [1アクセス用ハスのり月灸装置を設け
、更に、表示用データバスの途中に、並列出力された表
示用データを並直列変換して表示器に表示させるのに必
要な期間だり保持する為のラッチ回路を設置し、前記二
つの切換装置を同時に切換制御して、CGROMから表
示用データを読み出すのに費やす期間を前記ランチ回路
を利用して必要最少限に抑え、M l” UがCGI?
OMにアクセス可能となる必要最少限の期間だ&J、C
GROMの7 トレスハスとデータバスをM P IJ
に開放するようにした。
Mのアドレスバスとデータバスのそれぞれに、表示用ハ
スとM I) [1アクセス用ハスのり月灸装置を設け
、更に、表示用データバスの途中に、並列出力された表
示用データを並直列変換して表示器に表示させるのに必
要な期間だり保持する為のラッチ回路を設置し、前記二
つの切換装置を同時に切換制御して、CGROMから表
示用データを読み出すのに費やす期間を前記ランチ回路
を利用して必要最少限に抑え、M l” UがCGI?
OMにアクセス可能となる必要最少限の期間だ&J、C
GROMの7 トレスハスとデータバスをM P IJ
に開放するようにした。
第3図は、本発明一実施例のブl:l 、、り図で、第
1図の場合と同一機能を自するものには同一1.1υを
11しである。第3図で、29.30はハスリJ換を行
うセレクタ、28はセレクタ29及び30を信号線32
で制御するパスI、IJ換制御回路、31は表示用デー
タバス34のデータを表示に必要な期間だり一其保持す
るラッチ回路である。
1図の場合と同一機能を自するものには同一1.1υを
11しである。第3図で、29.30はハスリJ換を行
うセレクタ、28はセレクタ29及び30を信号線32
で制御するパスI、IJ換制御回路、31は表示用デー
タバス34のデータを表示に必要な期間だり一其保持す
るラッチ回路である。
第4図は、第3図に示したシステムにおい“ζCG l
l;?!:M P U lがアクセスする時のタイミン
クナヤーI・で、本発明の根幹を示す図である。
l;?!:M P U lがアクセスする時のタイミン
クナヤーI・で、本発明の根幹を示す図である。
まず、第3図に示す回路の動作を説明する。0Gllは
、第1図に示した従来回路では、アドレスバス及びデー
タバスが人々表示メモリ及び並直列変換回路に直結して
おり、表示用データだりを出力するようになっていたが
、第3図実施例回路では、CGIIは、アドレスバスと
して、表示メモリ9からのテキストデータバス35とM
PUIがらのアドレスバス2を切り換えて入力し、また
、データバスとして、ラッチ31に至たる表示用データ
バス34と、MPUデータバス3に直結する続出しハス
33へ切り換えて出刃する。これらのハス切換は、セレ
クタ29.3oを用いて行われ、切り換わるタイミング
は同時であり、テキストデータバス35と表示用データ
バス34、及び、MPUアドレスバス2と読み出しバス
33は、同時期に選択される。セレクタ29及び3oは
、信号線32によって切り換わり、第3図では信号線3
2がハイ状態で、セレクタ29はテキストデータバス3
5を、セレクタ3oは表示用データバス34をそれぞれ
選択している。勿論、信号線32がロウ状態では、セレ
クタ29はM P Uアドレスバス2を、セレクタ3o
は読出しハ゛ス33をそれぞれ選択する。バス切換制御
回路28は、発振器16から出力されるドツトクロック
及びキャラクタクロックに同期し、がっ、ドツトクロッ
ク車位で変化する信号を作り出す。つまり、N文字期間
内のある一定期間だけ、信号線32がロウ状態となり、
それ以外の期間はハイ状態となる信号であり、ロウ状態
の一定期間というのは、ドツトクロック単位で規定する
期間である。要するに、ハス切換制御回路28の出力信
号線32がハイ状態の時は表示アクセス期間、ロウ状態
の時、つまり、N文字期間内のある一定期間がMPUア
クセス期間である。
、第1図に示した従来回路では、アドレスバス及びデー
タバスが人々表示メモリ及び並直列変換回路に直結して
おり、表示用データだりを出力するようになっていたが
、第3図実施例回路では、CGIIは、アドレスバスと
して、表示メモリ9からのテキストデータバス35とM
PUIがらのアドレスバス2を切り換えて入力し、また
、データバスとして、ラッチ31に至たる表示用データ
バス34と、MPUデータバス3に直結する続出しハス
33へ切り換えて出刃する。これらのハス切換は、セレ
クタ29.3oを用いて行われ、切り換わるタイミング
は同時であり、テキストデータバス35と表示用データ
バス34、及び、MPUアドレスバス2と読み出しバス
33は、同時期に選択される。セレクタ29及び3oは
、信号線32によって切り換わり、第3図では信号線3
2がハイ状態で、セレクタ29はテキストデータバス3
5を、セレクタ3oは表示用データバス34をそれぞれ
選択している。勿論、信号線32がロウ状態では、セレ
クタ29はM P Uアドレスバス2を、セレクタ3o
は読出しハ゛ス33をそれぞれ選択する。バス切換制御
回路28は、発振器16から出力されるドツトクロック
及びキャラクタクロックに同期し、がっ、ドツトクロッ
ク車位で変化する信号を作り出す。つまり、N文字期間
内のある一定期間だけ、信号線32がロウ状態となり、
それ以外の期間はハイ状態となる信号であり、ロウ状態
の一定期間というのは、ドツトクロック単位で規定する
期間である。要するに、ハス切換制御回路28の出力信
号線32がハイ状態の時は表示アクセス期間、ロウ状態
の時、つまり、N文字期間内のある一定期間がMPUア
クセス期間である。
この様なバスljJ換制御fa号は、ドツトクロック及
びキャラクタクロックを入力として、分周器、シフトレ
ジスタ、アンiゲート、オアゲート及びインバータを用
いて容易に作成可能である。また、何文字の間に、どの
程度のMPUアクセス期間を設けるかは、キャラクタク
ロックの周波数及びCG11のアクセスタイムにより決
定する。な才;−,5’(細は後に第4図につい−C説
明する。
びキャラクタクロックを入力として、分周器、シフトレ
ジスタ、アンiゲート、オアゲート及びインバータを用
いて容易に作成可能である。また、何文字の間に、どの
程度のMPUアクセス期間を設けるかは、キャラクタク
ロックの周波数及びCG11のアクセスタイムにより決
定する。な才;−,5’(細は後に第4図につい−C説
明する。
ランチ回路31は、所謂レヘルラノチと呼ばれているも
のであり、(i3 リ線32がハイ状態の時は、スルー
状態で、表示用データバス34のデータをそのまま並直
列変換回路13へ与え、一方、ロウ状態の時は、ロウ状
態へ変化する前のハイ状態でスルー状態となっていたデ
ータを、表示データバス34に関係なく、そのまま保持
している。plび信号線32がハイ状態になると、ラン
チ回路31はスルー状態になる。要するに、ランチ回路
31の役割は、信号線32がハイ状態からロウ状態、つ
まり、表示アクセス期間からMPUアクセス期間へ移る
時に、表示用データバス34の表示データを、次の表示
アクセス期間まで保持しておくことである。ここで、表
示データを一旦ランチすることが必要である理 7゜由
は、並直列変換回路13が表示データを取り込もうとし
た時に、セレクタ30においてCGのデータバスが読出
しハス33の方へ切り換わっており、誤ったデータを取
り込んでしまうからである。詳細なタイミングについて
は後に第4図を用い゛ζ説明する。
のであり、(i3 リ線32がハイ状態の時は、スルー
状態で、表示用データバス34のデータをそのまま並直
列変換回路13へ与え、一方、ロウ状態の時は、ロウ状
態へ変化する前のハイ状態でスルー状態となっていたデ
ータを、表示データバス34に関係なく、そのまま保持
している。plび信号線32がハイ状態になると、ラン
チ回路31はスルー状態になる。要するに、ランチ回路
31の役割は、信号線32がハイ状態からロウ状態、つ
まり、表示アクセス期間からMPUアクセス期間へ移る
時に、表示用データバス34の表示データを、次の表示
アクセス期間まで保持しておくことである。ここで、表
示データを一旦ランチすることが必要である理 7゜由
は、並直列変換回路13が表示データを取り込もうとし
た時に、セレクタ30においてCGのデータバスが読出
しハス33の方へ切り換わっており、誤ったデータを取
り込んでしまうからである。詳細なタイミングについて
は後に第4図を用い゛ζ説明する。
次ぎに、MPUアクセス期間は、何の要因にまりでどの
ように決定するかについて詳細に述べる。前述したよう
に、MPUアクセス期間は、キャラクタクロックの周波
数及びCGのアクセス時間に大きく左右されるが、これ
に加えて、次の表示処理、例えば並直列変換に必要なデ
ータ出力期間、及び、M P U IJ< CG RO
Mデータを読込むに必要なデータ出ノ月り1間に左右さ
れる。キャラクタクロックの周期をL(−H,CGのア
クセス時間をtAC1表示処理に必要な時間をLp5p
、 M P Ll読込み処理に必要な時間を(MPuと
すると、M P U−j’クセス期間は、最低限LA6
+ LHPuの時間を確保しなりればならない。また
、細文字表示期間に1回の割合でMplUアクセス期間
を設りるかは、N文字に1回の割合で設りるとし一ζ、
次式を1苗たせば良い。
ように決定するかについて詳細に述べる。前述したよう
に、MPUアクセス期間は、キャラクタクロックの周波
数及びCGのアクセス時間に大きく左右されるが、これ
に加えて、次の表示処理、例えば並直列変換に必要なデ
ータ出力期間、及び、M P U IJ< CG RO
Mデータを読込むに必要なデータ出ノ月り1間に左右さ
れる。キャラクタクロックの周期をL(−H,CGのア
クセス時間をtAC1表示処理に必要な時間をLp5p
、 M P Ll読込み処理に必要な時間を(MPuと
すると、M P U−j’クセス期間は、最低限LA6
+ LHPuの時間を確保しなりればならない。また
、細文字表示期間に1回の割合でMplUアクセス期間
を設りるかは、N文字に1回の割合で設りるとし一ζ、
次式を1苗たせば良い。
NXtC/−f ≧ N x (LA(−+ tDsP
) → tA(、+ Lt4pu、°、 N ≧ (L
A、+ LMp、7) / (Lol −LAO−−L
vsp)つまり、N文字表示期間(N X LCA)か
、N文字分の表示データ処理時間N X (LA(、+
tT)5p)とMPUアクセス期間(tAc+LMP
u)の和よりも人であればよい。
) → tA(、+ Lt4pu、°、 N ≧ (L
A、+ LMp、7) / (Lol −LAO−−L
vsp)つまり、N文字表示期間(N X LCA)か
、N文字分の表示データ処理時間N X (LA(、+
tT)5p)とMPUアクセス期間(tAc+LMP
u)の和よりも人であればよい。
例えば、従来例と比較するために、キャラクタクロック
の周波数2.5Ml1zO高精細表示で、かつ、CGの
アクセス時間が200ns という条件を考え〜さらに
、表示処理に必要な時間50ns、 M P U読込み
処理時間100nsと仮定すると、上記計算式より、2
文字周期で、300nsのM、P Uアクセス期間を設
定すれば良い。但し、表示処理に必要な時間5゜ns、
及びMPU読込み処理時間100nsという条件は、経
験上妥当な値であり、ラッチ回路を読出しハス33に設
げることにより、緩和される。
の周波数2.5Ml1zO高精細表示で、かつ、CGの
アクセス時間が200ns という条件を考え〜さらに
、表示処理に必要な時間50ns、 M P U読込み
処理時間100nsと仮定すると、上記計算式より、2
文字周期で、300nsのM、P Uアクセス期間を設
定すれば良い。但し、表示処理に必要な時間5゜ns、
及びMPU読込み処理時間100nsという条件は、経
験上妥当な値であり、ラッチ回路を読出しハス33に設
げることにより、緩和される。
第4図は上記条件下で、第3図に示した回路内で、切り
換えたアドレスをCGに与えてがら並直列変換するまで
のタイミングチャー1〜である。以下、第4図について
更に詳細に説明する。
換えたアドレスをCGに与えてがら並直列変換するまで
のタイミングチャー1〜である。以下、第4図について
更に詳細に説明する。
テキストデータは第2図の場合と同様、キャラクタクロ
ックに同期して、表示メモリ9から出力される。一方、
MPUアドレスは、非同期で出力されMPUがデータを
取り込め、次の命令を実行するまで出力されているとす
る。
ックに同期して、表示メモリ9から出力される。一方、
MPUアドレスは、非同期で出力されMPUがデータを
取り込め、次の命令を実行するまで出力されているとす
る。
上記条件下では2文字表示期間、つまり800nsを、
1文字表示期間250nsを2文字分とMPtJPt上
ス期間300nsに分割することが必要である。
1文字表示期間250nsを2文字分とMPtJPt上
ス期間300nsに分割することが必要である。
つまり、ハス切換制御回路28は、第4図に示したハス
切換信号を信号線32に出力している。このハス切換信
号によって、MPUアドレスがCGアドレスバス36に
、2文字表示期間にI IIIの?)す合一ご古(jり
込む形式になる。これによゲζCG力1ら1iJc出さ
れたCGデータバス37上のMP[Jデータ番+lj充
111しハス33を介し0M P U 1に取り込まれ
ろ。−・力、MPUアクセス期間直後に読出される表示
データは、並直列変換回1/&のLOAII信号に対し
一ζ、有効」な期間出力されているため特に問題はなし
)力(、NIPUアクセス期間直前に読出される表示デ
ータしまL〇八り信号に対し”ζ有すノな期間に出−ζ
む)なむ)。従って、先読みした表示データを、M I
) Uアク−pス期間に移ると同時にう・ノチする必要
が生し、う・7〜f−回路31が必要となった。また、
ランチ回路31を設けたごとは、M P LJアクナス
期間直後に読ゐ出される表示データがスルー状態となっ
てし)るノこめ、特に問題とならない。つまり、ラノチ
データノ\ス38からは、第4図に示したように、LO
^D信号Gこ対しζ、有効な期間表示データが出力され
てし)るため・、並直列変換回路から、同等問題なく可
視情報が得られる。
切換信号を信号線32に出力している。このハス切換信
号によって、MPUアドレスがCGアドレスバス36に
、2文字表示期間にI IIIの?)す合一ご古(jり
込む形式になる。これによゲζCG力1ら1iJc出さ
れたCGデータバス37上のMP[Jデータ番+lj充
111しハス33を介し0M P U 1に取り込まれ
ろ。−・力、MPUアクセス期間直後に読出される表示
データは、並直列変換回1/&のLOAII信号に対し
一ζ、有効」な期間出力されているため特に問題はなし
)力(、NIPUアクセス期間直前に読出される表示デ
ータしまL〇八り信号に対し”ζ有すノな期間に出−ζ
む)なむ)。従って、先読みした表示データを、M I
) Uアク−pス期間に移ると同時にう・ノチする必要
が生し、う・7〜f−回路31が必要となった。また、
ランチ回路31を設けたごとは、M P LJアクナス
期間直後に読ゐ出される表示データがスルー状態となっ
てし)るノこめ、特に問題とならない。つまり、ラノチ
データノ\ス38からは、第4図に示したように、LO
^D信号Gこ対しζ、有効な期間表示データが出力され
てし)るため・、並直列変換回路から、同等問題なく可
視情報が得られる。
要するに、CGから表示データを読出す期間を最少限に
抑制することにより、可視情報をfQることに同等支障
なく、M l) UがCG記憶内容をアクセスできる回
路構成にしたものである。
抑制することにより、可視情報をfQることに同等支障
なく、M l) UがCG記憶内容をアクセスできる回
路構成にしたものである。
以上、高精細表示にCGを用いる方法を採用した場合、
CGの能力(アクセス時間)を最大限に利用するごとに
より、M I) UがCGを一1クセストる方式につい
て説明したが、何もこの例に限った訳ではなく、3文字
周期または4文字周期GこMPUアクセス期間を設ける
方式も実現可能゛Cある。
CGの能力(アクセス時間)を最大限に利用するごとに
より、M I) UがCGを一1クセストる方式につい
て説明したが、何もこの例に限った訳ではなく、3文字
周期または4文字周期GこMPUアクセス期間を設ける
方式も実現可能゛Cある。
以上説明したように本発明によれば、高精細表示が要求
され、画面周波数が上がった場合でも、CGメモリの能
力を最大限に利用することにより、MPUのCGメモリ
アクセスが可能となり、画面ハードコピー等のラフ1〜
ウエア処理を行うためにMPUアクセス専用のCGメモ
リを別(1υGこ設置する必要がなくなった。
され、画面周波数が上がった場合でも、CGメモリの能
力を最大限に利用することにより、MPUのCGメモリ
アクセスが可能となり、画面ハードコピー等のラフ1〜
ウエア処理を行うためにMPUアクセス専用のCGメモ
リを別(1υGこ設置する必要がなくなった。
第り図はパーソナルコンピュータ表示糸回1?&の従来
例を示すブロック図、第2図しよ同従来1夕11のテキ
スト表示の処理に関するタイミング壬ヤード、第3図は
本発明一実施例を示すブロック図、第4図は同実施例の
テキスト表示処理に関するタイミングチャートである。 1−MPU、 2−アドレスバス、3−データバス、5
・−アドレスデコーダ、6−CRTCl 9−テキスト
表示メモリ、 t i−c c、20−M P Uアク
セス専用のCG、 28−ハス切換制御回路、29.3
o−セレクタ、31− ランチ。
例を示すブロック図、第2図しよ同従来1夕11のテキ
スト表示の処理に関するタイミング壬ヤード、第3図は
本発明一実施例を示すブロック図、第4図は同実施例の
テキスト表示処理に関するタイミングチャートである。 1−MPU、 2−アドレスバス、3−データバス、5
・−アドレスデコーダ、6−CRTCl 9−テキスト
表示メモリ、 t i−c c、20−M P Uアク
セス専用のCG、 28−ハス切換制御回路、29.3
o−セレクタ、31− ランチ。
Claims (1)
- 【特許請求の範囲】 中央演算処理装置と、情報を文字コードで記1.1する
表示用メモリと、文字コードを人力すると表示用文字パ
ターン情報を出力するキャラクタジェネレータと、並列
出力された表示用情報を表示器で表示するのに適した信
号に変換する並直列変換回路と、表示用文字パターン情
報を並直列変換して表示器に表示するのに必要な期間だ
け保持するランチ回路と、キャラクタジェネレータへの
入力を前記表示用メモリの出力または中央演算処理装置
のアドレスバスに切換える切換lrj回路と、二F中う
クタジェネレータ出力を前記ラッチ回路または中央演算
処理装置のデータバスに切換え接続する切換回路と、前
記二つのりJ換回路を周期的に同時に切換える切換制御
回118とを備え、この切換制御回路が、前記表示用メ
モリ出力がキャラクタジェネレータに入力されてから前
記ランチ回路に出力され終わる迄に必要な最少限の期間
以外は、キー【・ラクタジェネレータを中央演算処理装
置がアクセスする為に開放し、中央演算処理装置がキャ
ラクタジェネレータにアドレスを入力してがらキ中うク
タパターン情報が中央演算処理装置のデータバスに出力
され終わる迄に必要な最少限の期間を確保するようなタ
イミングで周期的切換制御を行うことを特徴とする表示
メモリアクセス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58209082A JPS60101587A (ja) | 1983-11-09 | 1983-11-09 | 表示メモリアクセス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58209082A JPS60101587A (ja) | 1983-11-09 | 1983-11-09 | 表示メモリアクセス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60101587A true JPS60101587A (ja) | 1985-06-05 |
Family
ID=16566964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58209082A Pending JPS60101587A (ja) | 1983-11-09 | 1983-11-09 | 表示メモリアクセス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60101587A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104084A (ja) * | 1986-10-22 | 1988-05-09 | 株式会社日立製作所 | Crtコントロ−ラ |
| DE19740998C2 (de) * | 1996-09-18 | 2000-08-31 | Nissan Motor | Abgasrückführsystem für eine Brennkraftmaschine |
| EP0916837B2 (de) † | 1997-11-17 | 2011-10-26 | Behr GmbH & Co. KG | Vorrichtung zur Abgasrückführung für einen Verbrennungsmotor |
-
1983
- 1983-11-09 JP JP58209082A patent/JPS60101587A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104084A (ja) * | 1986-10-22 | 1988-05-09 | 株式会社日立製作所 | Crtコントロ−ラ |
| DE19740998C2 (de) * | 1996-09-18 | 2000-08-31 | Nissan Motor | Abgasrückführsystem für eine Brennkraftmaschine |
| EP0916837B2 (de) † | 1997-11-17 | 2011-10-26 | Behr GmbH & Co. KG | Vorrichtung zur Abgasrückführung für einen Verbrennungsmotor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743581B2 (ja) | ディスプレイ制御装置 | |
| JPS6036592B2 (ja) | 文字図形表示装置 | |
| EP0068882A2 (en) | A CRT display device with a picture-rearranging circuit | |
| JPS5958538A (ja) | 文字図形表示装置 | |
| JPH0234894A (ja) | ディスプレイコントローラ | |
| JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
| EP0293200B1 (en) | Computer workstation including video update arrangement | |
| JP2613364B2 (ja) | 図形処理システム | |
| JPS648337B2 (ja) | ||
| JPS62113193A (ja) | 記憶回路 | |
| JPS603198B2 (ja) | 並列同期型タイミング発生装置 | |
| JPS62153893A (ja) | 文字図形表示装置 | |
| JP2555325B2 (ja) | 表示装置 | |
| JPS63245716A (ja) | マルチウインドウ表示装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JP2619648B2 (ja) | カラー画像表示制御装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPS62245376A (ja) | 表示メモリ回路 | |
| JPH06208539A (ja) | 高速データ転送方式 | |
| JPH0227677B2 (ja) | ||
| JPS6129885A (ja) | 表示メモリのアクセス信号発生装置 | |
| JPS63131181A (ja) | 文字表示装置 | |
| JPS60153087A (ja) | 画面修飾方法 | |
| JPH0345835B2 (ja) |