JPS60102011A - 入力整合回路 - Google Patents
入力整合回路Info
- Publication number
- JPS60102011A JPS60102011A JP21036483A JP21036483A JPS60102011A JP S60102011 A JPS60102011 A JP S60102011A JP 21036483 A JP21036483 A JP 21036483A JP 21036483 A JP21036483 A JP 21036483A JP S60102011 A JPS60102011 A JP S60102011A
- Authority
- JP
- Japan
- Prior art keywords
- potential power
- impedance
- input
- power source
- matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は増幅回路の入力部において、広帯域低インピー
ダンス整合を行う入力整合回路に関するものである。
ダンス整合を行う入力整合回路に関するものである。
従来技術と問題点
第１図は従来の入力整合回路の構成例であり、１は高電
位電源端子、２は低電位電源端子、３は交流電圧信号源
、４は信号源インピーダンスまたは伝送路の特性インピ
ーダンス（Ｒｓ） 、ｓ線容量、６は抵抗（Ｒ１）、７
は抵抗（Ｒ２）、８はエミッタフォロワ用トランジスタ
、９は抵抗（Ｒ，）、１ｏは高入力インピーダンスの増
幅回路等の回路網である。本回路の入力インピーダンス
Ｒｉｎはエミッタフォロワトランジスタ８の電流増幅率
をβとすると次式で与えられる。
位電源端子、２は低電位電源端子、３は交流電圧信号源
、４は信号源インピーダンスまたは伝送路の特性インピ
ーダンス（Ｒｓ） 、ｓ線容量、６は抵抗（Ｒ１）、７
は抵抗（Ｒ２）、８はエミッタフォロワ用トランジスタ
、９は抵抗（Ｒ，）、１ｏは高入力インピーダンスの増
幅回路等の回路網である。本回路の入力インピーダンス
Ｒｉｎはエミッタフォロワトランジスタ８の電流増幅率
をβとすると次式で与えられる。
βは一般的に１００程度の値であり、Ｒ，とじて大きな
値を用いる事により（１）式はＲｉ ｎ中Ｒ８・Ｒ８／
（Ｒｓ ＋ ４ ）となり、Ｒ１とＲ２の値を任意に設
定することにより、所望の入力インピーダンス値を得る
事ができる。しかし本回路を、マイクロ波回路等で用い
られる低インピーダンス線Ｍｌｒ （Ｒｓ＝５０Ωまた
は７５Ω）との整合回路として適用した場合、Ｒ１とＲ
１は小さな抵抗値となってしまい。
値を用いる事により（１）式はＲｉ ｎ中Ｒ８・Ｒ８／
（Ｒｓ ＋ ４ ）となり、Ｒ１とＲ２の値を任意に設
定することにより、所望の入力インピーダンス値を得る
事ができる。しかし本回路を、マイクロ波回路等で用い
られる低インピーダンス線Ｍｌｒ （Ｒｓ＝５０Ωまた
は７５Ω）との整合回路として適用した場合、Ｒ１とＲ
１は小さな抵抗値となってしまい。
従って大電流が流れ、消費電力が大きくなるという問題
があった。また、これを避けるために抵抗’１ ＃ Ｒ
２の一万を低抵抗値（５０Ωまたは７５Ω）にし他方を
高抵抗値とすると、抵抗６，７の接続点および出力端子
であるエミッタフォロワトランジスタ８のエミッタの電
位が高電位または低電位に大きく片寄ってしまい、次段
以後の増幅回路等への直結を行なうためには、レベルシ
フト回路等を付加しなければならない等の問題がある。
があった。また、これを避けるために抵抗’１ ＃ Ｒ
２の一万を低抵抗値（５０Ωまたは７５Ω）にし他方を
高抵抗値とすると、抵抗６，７の接続点および出力端子
であるエミッタフォロワトランジスタ８のエミッタの電
位が高電位または低電位に大きく片寄ってしまい、次段
以後の増幅回路等への直結を行なうためには、レベルシ
フト回路等を付加しなければならない等の問題がある。
また、広帯域な入力整合特性を得ようとした場合には、
（１）式において高周波数時において電流増幅率βが減
少し、入力インピーダンスが低下するといった問題もあ
る。
（１）式において高周波数時において電流増幅率βが減
少し、入力インピーダンスが低下するといった問題もあ
る。
第２図も、従来の入力整合回路の構成例であり、第１図
におけると同じ番号によ′つて同じ部分を表わし、１１
は入力トランジスタ、１２は負荷抵抗（Ｒｚ）。
におけると同じ番号によ′つて同じ部分を表わし、１１
は入力トランジスタ、１２は負荷抵抗（Ｒｚ）。
１５は帰還抵抗（Ｒ７）、１４ 、１５はダイオードで
ある。本回路は、帰還抵抗Ｒｙによる並列帰還形増幅回
路であって、入力インピーダンスＲｉｎは、入力トラン
ジスタ１１の入力抵抗をｒｉｒ＆、電圧利得をＡｏとす
ると次式により表わせる。
ある。本回路は、帰還抵抗Ｒｙによる並列帰還形増幅回
路であって、入力インピーダンスＲｉｎは、入力トラン
ジスタ１１の入力抵抗をｒｉｒ＆、電圧利得をＡｏとす
ると次式により表わせる。
従って、帰還抵抗Ｒ１の値を最適化する事により、低入
力インピーダンス（５０Ωとが７５０）を実現すること
が可能である。しかし出力端子であるエミッタフォロワ
トランジスタ８のエミッタの直流レベルは一意的に決ま
ってしまい、大容量による回路の結合が難しい集積回路
では、直流レベルの設計上大きな制約となってしまうと
いう問題がある。また高周波数時において、（２１式中
の入力抵抗Ｔｉｎが低下するため広帯域な整合特性を得
られないといった問題がある。
力インピーダンス（５０Ωとが７５０）を実現すること
が可能である。しかし出力端子であるエミッタフォロワ
トランジスタ８のエミッタの直流レベルは一意的に決ま
ってしまい、大容量による回路の結合が難しい集積回路
では、直流レベルの設計上大きな制約となってしまうと
いう問題がある。また高周波数時において、（２１式中
の入力抵抗Ｔｉｎが低下するため広帯域な整合特性を得
られないといった問題がある。
さらに、第１，２図の従来回路の鉋に、インダクタンス
と容量のフィルタ特性を利用した回路もあるが、単一周
波数に限られてしまうことや、インダクタンスや大容量
値を集積回路化できないといった問題がある。
と容量のフィルタ特性を利用した回路もあるが、単一周
波数に限られてしまうことや、インダクタンスや大容量
値を集積回路化できないといった問題がある。
発明の目的
本発明はこれらの欠点を除去するため、トランジスタの
エミッタからの低入力インピーダンスを整合インピーダ
ンスとして用いたもので、その目的は、広帯域な低イン
ピーダンス整合特性を確保し、かつ容易に集積回路化を
可能とするもので、以下図面について詳細に説明する。
エミッタからの低入力インピーダンスを整合インピーダ
ンスとして用いたもので、その目的は、広帯域な低イン
ピーダンス整合特性を確保し、かつ容易に集積回路化を
可能とするもので、以下図面について詳細に説明する。
発明の芙施例
第３図は、本発明の一実施例であって、第１図における
と同じ部分は同じ番号で示されており、１６は抵抗（Ｒ
ｓ） 、 １７は抵抗（Ｒｓ）、１９はトランジスタ、
２０は抵抗（Ｒ５）である。本発明回路の入力インピー
ダンスｌ１ｉｈは、エミツタフオａワ用トランジスタ８
０人力インピーダンスをＲｉミルとし、トランジスタ１
９のエミッタからの入力インピーダンスなＲ１ｎ２とす
ると、ＲｉミルとＲｉ ｖ＆２の並列インピーダンスと
なり次式の通りとなる。
と同じ部分は同じ番号で示されており、１６は抵抗（Ｒ
ｓ） 、 １７は抵抗（Ｒｓ）、１９はトランジスタ、
２０は抵抗（Ｒ５）である。本発明回路の入力インピー
ダンスｌ１ｉｈは、エミツタフオａワ用トランジスタ８
０人力インピーダンスをＲｉミルとし、トランジスタ１
９のエミッタからの入力インピーダンスなＲ１ｎ２とす
ると、ＲｉミルとＲｉ ｖ＆２の並列インピーダンスと
なり次式の通りとなる。
さらに、トランジスタ８．トランジスタ１９の各々の電
流増幅率をＲ８，Ｒ２とし、抵抗２０の値（ＲＩＩ）が
十分大きな値（数にΩ以上）であるとすると、Ｒｉｎ＋
、 Ｒ１ｎ２は、 Ｒ１４１“β、 、Ｒ，・・・（４） ＲｉｒＬ２ ＝ Ｒ／β、 −（５） で与えられる。
流増幅率をＲ８，Ｒ２とし、抵抗２０の値（ＲＩＩ）が
十分大きな値（数にΩ以上）であるとすると、Ｒｉｎ＋
、 Ｒ１ｎ２は、 Ｒ１４１“β、 、Ｒ，・・・（４） ＲｉｒＬ２ ＝ Ｒ／β、 −（５） で与えられる。
ここで、（４）式において抵抗Ｒ，の値が十分大きく（
数にΩ以上）、β１．β、が、同程度の値（一般的に１
００程度）であり、Ｒ１ｎ１） Ｒ１ｎ２カ成り立つと
すると、β）式は分母のＲｉｒＬ２が無視できＲ１ｎ＝
Ｒ１ｎ２となる。（５１、（６）式を用いると、Ｒ番ル
ーＲ／β鵞＝Ｒ８・Ｒ４／（Ｒ２・（７１ｓ ＋Ｒ４）
） ・・・（７１となる。すなわち、入力インピーダ
ンスＲｉｎはトランジスタ１９のエミッタからの入力イ
ンピーダンスにより決まる。従って（力式より、低イン
ピーダンスの信号源または、伝送路（Ｒ５＝５０Ω、７
５Ω）との整合はβ、が一般的に１００程度であること
から、並列抵抗Ｒの値が数にΩ以上になるように８３゜
Ｒ４を設定することにより可能となる。このとき、Ｒ３
，Ｒ，は高抵抗（数にΩ以上）であり、従って消費電力
が少なくてすむという利点を有し、また、本発明回路の
入出力端子の直流バイアス電位は、Ｒ３と８４の比で任
意に設定することができる。
数にΩ以上）、β１．β、が、同程度の値（一般的に１
００程度）であり、Ｒ１ｎ１） Ｒ１ｎ２カ成り立つと
すると、β）式は分母のＲｉｒＬ２が無視できＲ１ｎ＝
Ｒ１ｎ２となる。（５１、（６）式を用いると、Ｒ番ル
ーＲ／β鵞＝Ｒ８・Ｒ４／（Ｒ２・（７１ｓ ＋Ｒ４）
） ・・・（７１となる。すなわち、入力インピーダ
ンスＲｉｎはトランジスタ１９のエミッタからの入力イ
ンピーダンスにより決まる。従って（力式より、低イン
ピーダンスの信号源または、伝送路（Ｒ５＝５０Ω、７
５Ω）との整合はβ、が一般的に１００程度であること
から、並列抵抗Ｒの値が数にΩ以上になるように８３゜
Ｒ４を設定することにより可能となる。このとき、Ｒ３
，Ｒ，は高抵抗（数にΩ以上）であり、従って消費電力
が少なくてすむという利点を有し、また、本発明回路の
入出力端子の直流バイアス電位は、Ｒ３と８４の比で任
意に設定することができる。
なお、上記の場合トランジスタ８は、エミッタフォロワ
用トランジスタである必要はなく、高入力インピーダン
スの増幅回路であっても良い０（４）式においてＲ，の
値が比較的小さく 、Ｒ１ｎ１とＲｉｒ＆２ノ値が同程
度の場合には、（５１式は（４） 、 （５）式より となり、高周波時においてβ１．β、の値が減少してれ
るため、広帯域な整合特性を得ることができる。
用トランジスタである必要はなく、高入力インピーダン
スの増幅回路であっても良い０（４）式においてＲ，の
値が比較的小さく 、Ｒ１ｎ１とＲｉｒ＆２ノ値が同程
度の場合には、（５１式は（４） 、 （５）式より となり、高周波時においてβ１．β、の値が減少してれ
るため、広帯域な整合特性を得ることができる。
なお、この場合も、トランジスタ８はエミッタフォロワ
用トランジスタである必要はなく、比較的低入力インピ
ーダンスで、高周波時に入力インピーダンスが低下する
ような増幅回路であっても良い。
用トランジスタである必要はなく、比較的低入力インピ
ーダンスで、高周波時に入力インピーダンスが低下する
ような増幅回路であっても良い。
第４図は本発明の他の実施例であって、第３図において
、Ｒ，の値が比較的大きな値（ＲｉｒＬｌの値が大）の
ときの高周波時の整合特性の改善を図るべく１８に示す
補正容量Ｑを抵抗１６または抵抗１７と並列に付加した
ものである。本回路の入力インピーダンスＥｉｎは、前
述（５）式のＲに並列に容量Ｃが加わり、次式で表わせ
る。
、Ｒ，の値が比較的大きな値（ＲｉｒＬｌの値が大）の
ときの高周波時の整合特性の改善を図るべく１８に示す
補正容量Ｑを抵抗１６または抵抗１７と並列に付加した
ものである。本回路の入力インピーダンスＥｉｎは、前
述（５）式のＲに並列に容量Ｃが加わり、次式で表わせ
る。
高周波時においてβ、は減少するが、（９）式の（１十
）ωＣＲ）の項は増加し、補償されるため、広帯域な整
合特性を得ることができる。
）ωＣＲ）の項は増加し、補償されるため、広帯域な整
合特性を得ることができる。
第５図は本発明のさらに他の実施例であって、第３図に
おけると同じ部分は同じ番号で示されており、２１は高
抵抗（Ｒ６）、２２は高抵抗（Ｒ，）、２３はトランジ
スタ、２４は抵抗（Ｒ１）である。本回路の入力インピ
ーダンスＲｉ ｓは、トランジスタ１９．２５の電流増
幅率をＲ２，β、とし、トランジスタ８０入力インピー
ダンスカー十分高＜（Ｒｘカー大きいとき）、各抵抗ｎ
、 、 Ｒ６，Ｅ丁の値も十分大きく無視できるものと
すると、トランジスタ２６のベースからの入力インピー
ダンスは、Ｒ３・Ｒ３とな一ノ、これがトランジスタ１
９のエミッタで番よ、１／β！倍されるから、 Ｒｉｎ ＝五、 ｎ、 −（１゜） β。
おけると同じ部分は同じ番号で示されており、２１は高
抵抗（Ｒ６）、２２は高抵抗（Ｒ，）、２３はトランジ
スタ、２４は抵抗（Ｒ１）である。本回路の入力インピ
ーダンスＲｉ ｓは、トランジスタ１９．２５の電流増
幅率をＲ２，β、とし、トランジスタ８０入力インピー
ダンスカー十分高＜（Ｒｘカー大きいとき）、各抵抗ｎ
、 、 Ｒ６，Ｅ丁の値も十分大きく無視できるものと
すると、トランジスタ２６のベースからの入力インピー
ダンスは、Ｒ３・Ｒ３とな一ノ、これがトランジスタ１
９のエミッタで番よ、１／β！倍されるから、 Ｒｉｎ ＝五、 ｎ、 −（１゜） β。
となる。トランジスタ１９と２３として、同様なトラン
ジスタを用いた場合（１０）式１よ、Ｒｉｎ ＝Ｒａ
トなり、トランジスタの電流増幅率の高周波時の低下に
よる影響、温度変動の影響を受（すず安定した広帯域な
整合特性を得ることカーできる。
ジスタを用いた場合（１０）式１よ、Ｒｉｎ ＝Ｒａ
トなり、トランジスタの電流増幅率の高周波時の低下に
よる影響、温度変動の影響を受（すず安定した広帯域な
整合特性を得ることカーできる。
発明の詳細
な説明したようＩ：、本発明の入力整合回路シ二よれば
、ペースをそれぞれインピーダンスを介し℃高電位電源
および低電位電源迄＝接続されコレクタな直接高電位電
源に接続されエミッタを抵抗を介して低電位電源ζ二接
続されたトランジスタな具えて、このトランジスタのエ
ミッタ入力インピーダンスを整合用インピーダンスとし
て信号源を増幅回路入力との整合をとるようにしたもの
で、低インピーダンスの信号源ないし伝送路の特性イン
ピーダンスとの整合を容易にとることができ、かつこの
際整合特性の広帯域化を図ることが可能である。さらに
本発明の入力整合回路は低消費電力であり集積回路化が
可能であることから、マイクロ波用の集積回路における
入力整合回路として有効である。
、ペースをそれぞれインピーダンスを介し℃高電位電源
および低電位電源迄＝接続されコレクタな直接高電位電
源に接続されエミッタを抵抗を介して低電位電源ζ二接
続されたトランジスタな具えて、このトランジスタのエ
ミッタ入力インピーダンスを整合用インピーダンスとし
て信号源を増幅回路入力との整合をとるようにしたもの
で、低インピーダンスの信号源ないし伝送路の特性イン
ピーダンスとの整合を容易にとることができ、かつこの
際整合特性の広帯域化を図ることが可能である。さらに
本発明の入力整合回路は低消費電力であり集積回路化が
可能であることから、マイクロ波用の集積回路における
入力整合回路として有効である。
第１図、第２図は従来の入力整合回路の構成例であり、
第３図、第４図、第５図はそれぞれ本発明の一実施例で
ある。 １・・・高電位電源端子、２・・・低電位電源端子、６
・・・交流電圧信号源、４・・・信号源インピーダンス
または伝送路の特性インピーダンス、５・・・容蓋、６
゜７・・・抵抗、８・・・エミッタフォロワ用トランジ
スタ、９・・・抵抗、１０・・・高入力インピーダンス
の増幅回路等の回路網、１１・・・人力トランジスタ、
１２・・・負荷抵抗、１５・・・帰還抵抗、１４．１５
・・・ダイオード、１６゜抗 特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外２名）第１図 第２図 第３図 第４図
第３図、第４図、第５図はそれぞれ本発明の一実施例で
ある。 １・・・高電位電源端子、２・・・低電位電源端子、６
・・・交流電圧信号源、４・・・信号源インピーダンス
または伝送路の特性インピーダンス、５・・・容蓋、６
゜７・・・抵抗、８・・・エミッタフォロワ用トランジ
スタ、９・・・抵抗、１０・・・高入力インピーダンス
の増幅回路等の回路網、１１・・・人力トランジスタ、
１２・・・負荷抵抗、１５・・・帰還抵抗、１４．１５
・・・ダイオード、１６゜抗 特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外２名）第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 （１） 信号源と増幅回路の入力とを整合用インピーダ
ンスを介して整合する入力整合回路において、ベースを
それぞれインピーダンスを介して高電位電源および低電
位電源に接続されコレクタを直接高電位電源に接続され
エミッタを抵抗を介して低電位電源に接続されたトラン
ジスタを具え、該トランジスタのエミッタ入力インピー
ダンスを前記整合用インピーダンスとして信号源と増幅
回路入力との整合をとることを特徴とする入力整合回路
。 （２）前記ペースを高電位電源および低電位電源に接続
するインピーダンスが、ベースと高電位電源間に接続さ
れた抵抗と、ペースと低電位電源間に接続された抵抗と
からなることを特徴とする特許請求の範囲第１項記載の
へカ゛整合回路。 （５）前記ペースを高電位電源および低電位電源に接続
するインピーダンスが、ベースと高電位電源間に接続さ
れた抵抗と、ベースと低電位電源間に接続された抵抗と
、該各抵抗のいずれかに並列に接続された容量とからな
ることを特徴とする特許請求の範囲第１項記載の入力整
合回路。 （４）前記ベースを高電位電源および低電位電源に接続
するインピーダンスが、ベースと高電位電源間に接続さ
れた抵抗と、ペースと低電位電源間に接続された抵抗と
、ペースを前記トランジスタのペースに接続されコレク
タを直接高電位電源に接続されエミッタを抵抗を介して
低電位電源に接続された別のトランジスタとからなるこ
とを特徴とする特許請求の範囲第１項記載の入力整合回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21036483A JPS60102011A (ja) | 1983-11-08 | 1983-11-08 | 入力整合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21036483A JPS60102011A (ja) | 1983-11-08 | 1983-11-08 | 入力整合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60102011A true JPS60102011A (ja) | 1985-06-06 |
Family
ID=16588141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21036483A Pending JPS60102011A (ja) | 1983-11-08 | 1983-11-08 | 入力整合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60102011A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157323A (en) * | 1990-08-28 | 1992-10-20 | Pacific Monolithics | Switched low-loss attenuator |
| US5614873A (en) * | 1994-12-08 | 1997-03-25 | U.S. Philips Corporation | Electronic circuit |
-
1983
- 1983-11-08 JP JP21036483A patent/JPS60102011A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157323A (en) * | 1990-08-28 | 1992-10-20 | Pacific Monolithics | Switched low-loss attenuator |
| US5614873A (en) * | 1994-12-08 | 1997-03-25 | U.S. Philips Corporation | Electronic circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4107621A (en) | Microwave signal amplifier | |
| JPH10511517A (ja) | 差動オーディオ線受信器 | |
| WO1996019866B1 (en) | Differential audio line receiver | |
| GB1476278A (en) | Negative impedance repeater | |
| TWI676351B (zh) | 電容器電路及電容式倍增濾波器 | |
| JP3953590B2 (ja) | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 | |
| JPH0683113B2 (ja) | 回線等化回路 | |
| JPS60102011A (ja) | 入力整合回路 | |
| JP3312911B2 (ja) | 結合回路 | |
| US5266905A (en) | Audio amplifier with amplified feedback | |
| JPS6378612A (ja) | レベルシフト回路 | |
| US4303889A (en) | Filter circuit | |
| JPH0237723B2 (ja) | ||
| JPS6345125B2 (ja) | ||
| JP2004274434A (ja) | 映像信号補正回路 | |
| US5859563A (en) | Low-noise low-impedance voltage reference | |
| JP3283191B2 (ja) | 電子回路、これを用いたフィルタ装置及び無線装置 | |
| JP3145690B2 (ja) | ジャイレータ遅延回路 | |
| US4302636A (en) | Subscriber's electronic line equipment comprising a two-wire-four-wire conversion circuit for a telephone exchange | |
| TWI692197B (zh) | 混頻模組 | |
| JPH0766657A (ja) | 遅延等価回路 | |
| JP3041871B2 (ja) | 信号補正回路 | |
| JPH039391Y2 (ja) | ||
| JP2998107B2 (ja) | 中間周波増幅装置 | |
| JPH06224692A (ja) | インピーダンスを得るための方法及び回路、並びにインピーダンス回路 |