JPS6010304A - プロセス入出力システム - Google Patents
プロセス入出力システムInfo
- Publication number
- JPS6010304A JPS6010304A JP11870583A JP11870583A JPS6010304A JP S6010304 A JPS6010304 A JP S6010304A JP 11870583 A JP11870583 A JP 11870583A JP 11870583 A JP11870583 A JP 11870583A JP S6010304 A JPS6010304 A JP S6010304A
- Authority
- JP
- Japan
- Prior art keywords
- output
- process input
- input
- bus
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
コノ発明はプロセス入出カシステムに関し、特に複数の
プロセス入出力装置を分散配置したシステムに関するも
のである。
プロセス入出力装置を分散配置したシステムに関するも
のである。
従来この種のシステムとして第1図に示すものがあった
。図において、(1)はプロセスへのデータ入出力の制
御を行う中央処理装置(以下cpuと略記する)、+2
)は制御信号とプロセスデータを伝送するプロセス入出
力データ上位バス、(aa)、(3b)。
。図において、(1)はプロセスへのデータ入出力の制
御を行う中央処理装置(以下cpuと略記する)、+2
)は制御信号とプロセスデータを伝送するプロセス入出
力データ上位バス、(aa)、(3b)。
・・・はそれぞれ別の場所に分散配置されるプロセス入
出力装置である。これらのプロセス入出力装置(3a)
、 (ab)・・・はその内容が互に類似しているの
で、以下プロセス入出力装置(3a) について説明す
る。(4)はバス中継装置、(5)はプロセス入出力デ
ータ下位バス、(6)はプロセス入出カニニット、(7
)は外部装置べである。外部装置(7)は温度、圧力等
をプロセス量に変換するセンサ、又はCPU (11か
らのプロセスデータによりその開度が制御される升等で
、いずれかのプロ七ス入出力装置江に属するいずれかの
プロセス入出カニニットに接続されている。
出力装置である。これらのプロセス入出力装置(3a)
、 (ab)・・・はその内容が互に類似しているの
で、以下プロセス入出力装置(3a) について説明す
る。(4)はバス中継装置、(5)はプロセス入出力デ
ータ下位バス、(6)はプロセス入出カニニット、(7
)は外部装置べである。外部装置(7)は温度、圧力等
をプロセス量に変換するセンサ、又はCPU (11か
らのプロセスデータによりその開度が制御される升等で
、いずれかのプロ七ス入出力装置江に属するいずれかの
プロセス入出カニニットに接続されている。
CPU il+から特定の外部装置(7)に対しデータ
の入出力を行うためには、その外部装置(7)が接続さ
れている入出カニニット(6)を指定するアドレス信号
を用いる。このアドレス信号は当該ユニットが属するプ
ロセス入出力装置を指定−するアドレス信号を上位アド
レスとし、そのプロセス入出力装置内で当該ユニットケ
指定するアドレス信号を下位アドレス(拡張アドレス)
として決足される。CPU (11から特定の外部装置
(7)へ指定されたプロセス量を出力する場合を考えて
みると、CPU(11は当該外部装置(7)の接、読さ
れているユニット(6)のアドレスと出力コマンド及び
出力データを上位バス(2)に送出する。CPU Tl
+から送出する出力データはディジタル信号の形になっ
ている。
の入出力を行うためには、その外部装置(7)が接続さ
れている入出カニニット(6)を指定するアドレス信号
を用いる。このアドレス信号は当該ユニットが属するプ
ロセス入出力装置を指定−するアドレス信号を上位アド
レスとし、そのプロセス入出力装置内で当該ユニットケ
指定するアドレス信号を下位アドレス(拡張アドレス)
として決足される。CPU (11から特定の外部装置
(7)へ指定されたプロセス量を出力する場合を考えて
みると、CPU(11は当該外部装置(7)の接、読さ
れているユニット(6)のアドレスと出力コマンド及び
出力データを上位バス(2)に送出する。CPU Tl
+から送出する出力データはディジタル信号の形になっ
ている。
バス中継装置0は上位バス(2)上の情報を調べている
が、当該プロセス入出力装置(3a)を指定する上位ア
ドレスが入っている情報はこれを取り入れ、その下位ア
ドレスと出力コマンド及び出力データを下位バス(5)
に出力する。プロセス入出カニニット(6)は下位バス
(5)上の情報をヒ11べているが、当該プロセス入出
カニニット(6)を指定する下位アドレス(拡張アドレ
ス)が入っている情報はこれを受取って解読し、コマン
ドが出力を指令するコマンドであっだ」劾合は受信した
出力データをプロセス量に変換して、接続されている外
部装置(7)に出力する。次にCPU (11が特定の
外部装置(7)からプロセス量を入力したい場合は、C
PU (1+から当該外部装置(7)に接続されるプロ
セス入出カニニット(6)に対し、そのユニット(6)
を指定するアドレスと入力コマンドとを上位バス(2)
に送出する。
が、当該プロセス入出力装置(3a)を指定する上位ア
ドレスが入っている情報はこれを取り入れ、その下位ア
ドレスと出力コマンド及び出力データを下位バス(5)
に出力する。プロセス入出カニニット(6)は下位バス
(5)上の情報をヒ11べているが、当該プロセス入出
カニニット(6)を指定する下位アドレス(拡張アドレ
ス)が入っている情報はこれを受取って解読し、コマン
ドが出力を指令するコマンドであっだ」劾合は受信した
出力データをプロセス量に変換して、接続されている外
部装置(7)に出力する。次にCPU (11が特定の
外部装置(7)からプロセス量を入力したい場合は、C
PU (1+から当該外部装置(7)に接続されるプロ
セス入出カニニット(6)に対し、そのユニット(6)
を指定するアドレスと入力コマンドとを上位バス(2)
に送出する。
バス中継装置(4)は上位バス(2)上の情報を調べて
いるが、当該プロセス入出力装置(3a)を指定する上
位アドレスが入っている情報はこれを取り入れ、その下
位アドレスと入力コマンドを下位バス(5)に出力する
。プロセス入出カニニット(6)は下位バス(5)上の
情報を調べているが、当該プロセス入出カニニット(6
)を指定する下位アドレス(拡張アドレス)が入ってい
る情報はこれを受J17って解読し、コマンドが入力を
指令するコマンドであった場合は、外部装置(7)から
プロセスデータを入力してこれをディジタル信号に変換
し下位バス(5)に出力する。バス中継装置(4)はこ
の入出力データに送り元アドレスを付して上位バス(2
)に送出し、これによりCPU (11は所望の外部装
置(7)のプロセス量を入力することができる。
いるが、当該プロセス入出力装置(3a)を指定する上
位アドレスが入っている情報はこれを取り入れ、その下
位アドレスと入力コマンドを下位バス(5)に出力する
。プロセス入出カニニット(6)は下位バス(5)上の
情報を調べているが、当該プロセス入出カニニット(6
)を指定する下位アドレス(拡張アドレス)が入ってい
る情報はこれを受J17って解読し、コマンドが入力を
指令するコマンドであった場合は、外部装置(7)から
プロセスデータを入力してこれをディジタル信号に変換
し下位バス(5)に出力する。バス中継装置(4)はこ
の入出力データに送り元アドレスを付して上位バス(2
)に送出し、これによりCPU (11は所望の外部装
置(7)のプロセス量を入力することができる。
従来のシステムは以上のように構成されているので、所
望の外部装置(7)とこの外部装置(7)に接続されて
いるプロセス入出カニニット(6)の動作試験及びその
調整はCPU +I+を用いてCPU (11からのコ
マンドにより実施する必裂かあり、すべての外部装置(
7)とこれに組合されているプロセス入出カニニット(
6)の組の調整をCPU (11を使用して順次行わね
ばならぬので、長い時間を必要とし、調整効率が悪いと
いう欠点があった。
望の外部装置(7)とこの外部装置(7)に接続されて
いるプロセス入出カニニット(6)の動作試験及びその
調整はCPU +I+を用いてCPU (11からのコ
マンドにより実施する必裂かあり、すべての外部装置(
7)とこれに組合されているプロセス入出カニニット(
6)の組の調整をCPU (11を使用して順次行わね
ばならぬので、長い時間を必要とし、調整効率が悪いと
いう欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、各プロセス入出力装置中に簡単な
装j;、iを付加することにより、当該装置に属するす
べてのプロセス入出カニニットとそのユニットに接続さ
れる外部装置の試験と調整とを、CPUを用いないで、
尚該装置が単独に実行することのできるプロセス入出カ
システムを提供することを目的としている。
めになされたもので、各プロセス入出力装置中に簡単な
装j;、iを付加することにより、当該装置に属するす
べてのプロセス入出カニニットとそのユニットに接続さ
れる外部装置の試験と調整とを、CPUを用いないで、
尚該装置が単独に実行することのできるプロセス入出カ
システムを提供することを目的としている。
以下この発明の実施例を図面について説明する。
第2図はこの!6明の一実施例を示すブロック図で、第
1図と同一符号は同−又は相当部分を示し、(8)はプ
ロセス入出力模擬装置であり、(9)は下位バス(5)
の協調を行うだめの協調バスである。
1図と同一符号は同−又は相当部分を示し、(8)はプ
ロセス入出力模擬装置であり、(9)は下位バス(5)
の協調を行うだめの協調バスである。
第2図のシステムにおいて、CPU(11からのコマン
ドによりζCPU (11の指定した外部装置(7)と
CPU(1)との間にプロセス入出力全行う動作は第1
図について説明した所と同様である。
ドによりζCPU (11の指定した外部装置(7)と
CPU(1)との間にプロセス入出力全行う動作は第1
図について説明した所と同様である。
プロセス入出力装置(3a)が当該装置に属するプロセ
ス入出カニニット(6)とこれに接伏される外部装置(
7)の試験及び調整を行うため、プロセス入出力のシミ
ーシーションを行う場合、それが出力コマンドのシミー
シーションである場合は、当該プロセス入出カニニット
を指定する下位アドレス(拡張アドレス)、出力コマン
ド信号、テイジタル信号の形のプロセス出力データを、
あらかじめプロセス入出力+I4m装置(8)に設定し
ておいて、バス中継装置*/i、i4)に対し下位バス
(5)の使用要求を発し、これがΔ″I−可されると、
協調バス(9)を経て下位バス(5)へ、下位アドレス
、出力コマンド信号、プロセス出力データを送出する。
ス入出カニニット(6)とこれに接伏される外部装置(
7)の試験及び調整を行うため、プロセス入出力のシミ
ーシーションを行う場合、それが出力コマンドのシミー
シーションである場合は、当該プロセス入出カニニット
を指定する下位アドレス(拡張アドレス)、出力コマン
ド信号、テイジタル信号の形のプロセス出力データを、
あらかじめプロセス入出力+I4m装置(8)に設定し
ておいて、バス中継装置*/i、i4)に対し下位バス
(5)の使用要求を発し、これがΔ″I−可されると、
協調バス(9)を経て下位バス(5)へ、下位アドレス
、出力コマンド信号、プロセス出力データを送出する。
下位アドレスにより指定されたプロセス入出カニニット
(6)は、下位バス(5)上の信号がCPU fllか
らバス中継装置(4)を経て送出された場合と全く同様
に動作するので、この動作によりユニツ1−(6)と外
部装置(7)の組の試験と調整を行うことができる。
(6)は、下位バス(5)上の信号がCPU fllか
らバス中継装置(4)を経て送出された場合と全く同様
に動作するので、この動作によりユニツ1−(6)と外
部装置(7)の組の試験と調整を行うことができる。
また、入力コマンドのシミュレーションである場合は、
所望のプロセス入出カニニットを指定する下位アドレス
(拡張アドレス)及び入力コマンド信号を、あらかじめ
プロセス入出力模擬装置(8)に設定しておいて、バス
中継装置(4)に対し下位バス(5)の使用要求を発し
、これが許可されると、協調バス(9)を経て下位バス
(5)へ、下位アドレス及び入力コマンド信号を送出す
る。下位アドレスにより指定されたプロセス入出カニニ
ット(6)は下位バス(5)上の信号がCPU (11
からバス中継装置(4)を経て送出された場合と全く同
様に動作し、プロセス入力をディジタル信号の形にして
下位バス(5)上に送出するので、プロセス入出力4莫
擬装置(8)はこの下位バス(5)上のデータを協調バ
ス(9)を経て受け取シ発光ダイオード等に表示するこ
とによって、プロセス入出カニニット(6)と外部装置
(7)の組の試験調整を行うことができる。
所望のプロセス入出カニニットを指定する下位アドレス
(拡張アドレス)及び入力コマンド信号を、あらかじめ
プロセス入出力模擬装置(8)に設定しておいて、バス
中継装置(4)に対し下位バス(5)の使用要求を発し
、これが許可されると、協調バス(9)を経て下位バス
(5)へ、下位アドレス及び入力コマンド信号を送出す
る。下位アドレスにより指定されたプロセス入出カニニ
ット(6)は下位バス(5)上の信号がCPU (11
からバス中継装置(4)を経て送出された場合と全く同
様に動作し、プロセス入力をディジタル信号の形にして
下位バス(5)上に送出するので、プロセス入出力4莫
擬装置(8)はこの下位バス(5)上のデータを協調バ
ス(9)を経て受け取シ発光ダイオード等に表示するこ
とによって、プロセス入出カニニット(6)と外部装置
(7)の組の試験調整を行うことができる。
各プロセス入出力装置にプロセス入出力模擬装置(8)
を付加す為ことにより、CPU (tlの介在なしに、
かつ各プロセス入出力装置において並行に、プロセス匍
°の入出力をシミーレートすることができるので、プロ
セス入出カニニットの外部装置の組の調整効率を向上す
ることができる。
を付加す為ことにより、CPU (tlの介在なしに、
かつ各プロセス入出力装置において並行に、プロセス匍
°の入出力をシミーレートすることができるので、プロ
セス入出カニニットの外部装置の組の調整効率を向上す
ることができる。
なお、第2図に示す実施例では、バス中継装置とプロセ
ス入出力@擬装置(8)全別個のユニットとして設計し
たが、この両装置を1つのユニットにまとめることも容
易である。
ス入出力@擬装置(8)全別個のユニットとして設計し
たが、この両装置を1つのユニットにまとめることも容
易である。
以上のようにこの発明によれば、プロセス入出力の調整
効率が極めて高くできるので、システム設置0短納期及
びシステム価格の低減化を達成することができる。
効率が極めて高くできるので、システム設置0短納期及
びシステム価格の低減化を達成することができる。
第1図は従来のシステムを示すブロック図、第2図はこ
の発明の一実施例を示すブロック図である。 fll−、CPU % (2)−・・上位バス、(3a
)、(3b) −それぞれプロセス入出力装置N、+4
1・・・バス中継装置、(5)・・・下位バス、(6)
・−・プロセス入出カニニット、(7)・・・外部装置
、(8)・・・プロセス入出力模擬装置、f9)・・・
協調バス。 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第1図
の発明の一実施例を示すブロック図である。 fll−、CPU % (2)−・・上位バス、(3a
)、(3b) −それぞれプロセス入出力装置N、+4
1・・・バス中継装置、(5)・・・下位バス、(6)
・−・プロセス入出カニニット、(7)・・・外部装置
、(8)・・・プロセス入出力模擬装置、f9)・・・
協調バス。 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第1図
Claims (1)
- 【特許請求の範囲】 プラントの各部分に分散配置された複数のプロセス入出
力装置を介して、上記プラントのプロセスデータ入出力
の制御を行う中央処理装置と上記プラントの間でプロセ
スデータの入出力を行うプロセス入出カシステムにおい
て、 上記中央処理装置と上記複数の入出力処理装置との間に
設けられるプロセス入出力データ上位バスと、 上記複数のプロセス入出力装置の各プロセス入出力装置
に設けられ上記上位バス上の信号が当該装置を指定する
アドレスを有する場合その信号を取シ入れ、当該装置か
ら上記中央処理装置に送出すべき信号に送出元アドレス
を付して上記上位バスに送出するバス中継装置と、 上記各プロセス入出力データに1個以上設けられ、対応
する外部装置に対するプロセスデータの入出力と、この
入出力データの信号形式に対し、必要な場合、信号形式
変換を行うプロセス入出力ユニッ ト と 、 上記各プロセス入出力装置に設けられ上記バス中継装置
と上記1個以上のプロセス入出カニニットとの間に設け
られるプロセス入出力データ下位バスと、 上記各プロセス入出力装置に設けられ、上記バス中継装
置に対し上記下位バスの専有を要求し、この要求が藺め
られた時上記下位バスを経由し、上記プロセス入出カニ
ニット中の任意のユニットを指定するアドレスを付し、
当該ユニットへ上記中央処理装置から送出される信号を
模擬した信号を送出するプロセス入出力模擬装置とを備
えたことを特徴とするプロセス入出カシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11870583A JPS6010304A (ja) | 1983-06-30 | 1983-06-30 | プロセス入出力システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11870583A JPS6010304A (ja) | 1983-06-30 | 1983-06-30 | プロセス入出力システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010304A true JPS6010304A (ja) | 1985-01-19 |
Family
ID=14743085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11870583A Pending JPS6010304A (ja) | 1983-06-30 | 1983-06-30 | プロセス入出力システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010304A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54150563A (en) * | 1978-05-18 | 1979-11-26 | Toshiba Corp | Analog output unit |
| JPS57176425A (en) * | 1981-04-24 | 1982-10-29 | Toshiba Corp | Plant monitoring and controlling system |
-
1983
- 1983-06-30 JP JP11870583A patent/JPS6010304A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54150563A (en) * | 1978-05-18 | 1979-11-26 | Toshiba Corp | Analog output unit |
| JPS57176425A (en) * | 1981-04-24 | 1982-10-29 | Toshiba Corp | Plant monitoring and controlling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5636709A (en) | Numerical control system | |
| JPS6010304A (ja) | プロセス入出力システム | |
| NO922092L (no) | Pc med lokal bussarbitrasjon | |
| JPH0259949A (ja) | ディジーチェーン割込み処理装置 | |
| JP3393434B2 (ja) | プログラマブル・コントローラ | |
| JPS56110125A (en) | Data processing device | |
| KR950004022A (ko) | 분산처리통합 관리시스템 | |
| JPS6145338A (ja) | 評価用マイクロコンピユ−タlsi | |
| JPS57207924A (en) | Input and output interface device | |
| JPS57196334A (en) | Memory interface | |
| JPS54161854A (en) | Input/output control system for information processor | |
| JPS6431252A (en) | Data bus width transformer | |
| KR100253200B1 (ko) | 외부 버스 인터페이스 | |
| JPS5864529A (ja) | 計算機システムの入出力制御装置 | |
| JPS61292752A (ja) | 仮想計算機システム | |
| JPS61134862A (ja) | Cpuウエイト時間制御方式 | |
| JPS57105019A (en) | Data transfer controlling system | |
| JPS62127962A (ja) | マイクロコンピユ−タ | |
| JPS6242258A (ja) | デ−タ転送装置 | |
| JPH0374751A (ja) | 入出力制御装置 | |
| JPS5572229A (en) | Information processing system | |
| JPS56118152A (en) | Control system for retrial | |
| TH15980A (th) | คอมพิวเตอร์ส่วนบุคคลพร้อมด้วยการตัดสินของบัสเฉพาะที่ | |
| JPH03278262A (ja) | 情報処理装置 | |
| KR940012151A (ko) | 어드레스 확장 장치 |