JPS6010335U - インタフエ−ス回路 - Google Patents

インタフエ−ス回路

Info

Publication number
JPS6010335U
JPS6010335U JP9902483U JP9902483U JPS6010335U JP S6010335 U JPS6010335 U JP S6010335U JP 9902483 U JP9902483 U JP 9902483U JP 9902483 U JP9902483 U JP 9902483U JP S6010335 U JPS6010335 U JP S6010335U
Authority
JP
Japan
Prior art keywords
signal
switching
circuit
switch
generates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9902483U
Other languages
English (en)
Other versions
JPS6336428Y2 (ja
Inventor
博美 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9902483U priority Critical patent/JPS6010335U/ja
Publication of JPS6010335U publication Critical patent/JPS6010335U/ja
Application granted granted Critical
Publication of JPS6336428Y2 publication Critical patent/JPS6336428Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の一実施例を部分的に示すプロ　　　　
　゛ツク図、第２図は本考案の一実施例の構成を示すブ
ロック図である。 １・・・・・・データ切替器、２・・・・・・データ切
替器、３・・・・・・バッファメモリ、４・・・・・・
バッファメモリ、５・・・・・・切替信号発生器、６・
・・・・・メモリ制御信号切替器、７・・・・・・メモ
リ制御信号切替器、８・・・・・・バイナリ−カウンタ
、９・・・・・・バイナリ−カウンタ、１０・・・・・
・単マルチ、１１・・・・・・単マルチ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入出力制御部をもたないコンピュータとＰＣＭエンコー
    ダ／デコーダ間でのデータの授受制御を行なうインタフ
    ェース回路において、データ授受に同期した同期信号を
    とり込み遅延してレディ信号を出力する第１の回路と、
    前記レディ信号からアドレスを作り出す第２の回路と、
    前記ＰＣＭエンコーダ／デコーダからワード信号をとり
    込みアドレスを作り出す第３の回路と、前記第１と第２
    の回路からのアドレスをとり込みそれぞれに対応して設
    けられたバッファメモリに対してアドレスおよび書込信
    号を切替信号に従って出力するメモリ制御信号切替器と
    、データラインを前記切替信号に従って切替えるデータ
    切替器と、前記メモリ制御信号切替器とデータ切替器へ
    接続されている前記バッファメモリと、これらバッファ
    メモリの切替を行うための前記切替信号を発生する切替
    信号発生器を有することを特徴としたインタフェース回
    路。
JP9902483U 1983-06-27 1983-06-27 インタフエ−ス回路 Granted JPS6010335U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9902483U JPS6010335U (ja) 1983-06-27 1983-06-27 インタフエ−ス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9902483U JPS6010335U (ja) 1983-06-27 1983-06-27 インタフエ−ス回路

Publications (2)

Publication Number Publication Date
JPS6010335U true JPS6010335U (ja) 1985-01-24
JPS6336428Y2 JPS6336428Y2 (ja) 1988-09-27

Family

ID=30234848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9902483U Granted JPS6010335U (ja) 1983-06-27 1983-06-27 インタフエ−ス回路

Country Status (1)

Country Link
JP (1) JPS6010335U (ja)

Also Published As

Publication number Publication date
JPS6336428Y2 (ja) 1988-09-27

Similar Documents

Publication Publication Date Title
JPS6336428Y2 (ja)
JPS6020651U (ja) 画像表示制御装置
JPS6040171U (ja) ビデオ信号記憶装置
JPS59161185U (ja) デジタル画像表示回路
JPH02123799U (ja)
JPS6047056U (ja) プログラマブル・コントロ−ラの入力装置
JPS59177240U (ja) 出力回路
JPS6325717A (ja) デ−タ転送回路
JPS593385U (ja) 信号処理回路
JPH022751U (ja)
JPS6386054A (ja) メモリ方式
JPS6214536U (ja)
JPS63193299U (ja)
JPS58142703U (ja) Ｄｄｃシステムのバツクアツプ装置
JPS6146636U (ja) メモリ切換回路
JPS6020658U (ja) 情報処理装置
JPS60170850U (ja) デ−タバツフア
JPS6184953U (ja)
JPS59125800U (ja) 内部メモリ・セル切換型メモリ素子
JPH04315234A (ja) メモリシステム
JPH0270249U (ja)
JPS60107988U (ja) パ−ソナルコンピユ−タ
JPS6125653U (ja) 画情報処理装置
JPS58138146U (ja) シリアルデ−タ入力装置
JPS60164244U (ja) アナログ入力装置