JPS60107830A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60107830A JPS60107830A JP58216625A JP21662583A JPS60107830A JP S60107830 A JPS60107830 A JP S60107830A JP 58216625 A JP58216625 A JP 58216625A JP 21662583 A JP21662583 A JP 21662583A JP S60107830 A JPS60107830 A JP S60107830A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- ion implantation
- mask
- implantation layer
- metal material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特にＣＭＱＳ半
導体装置のイオン注入層の形成方法に関する。
導体装置のイオン注入層の形成方法に関する。
従来、ＣＭＯ８半導体装置のイオン注入層の形成方法は
、半得体基板表面に素子分離用絶縁膜を形成し、配線及
び電極用の多結晶シリコン層を成長、／＜ Ｊ −＝ン
グｌ ｐルリ訊スｈ’Ａ’ ｈＪ （Ｅ’ｌ ＋ハフ：
ｊｄｔｊ Ｂ６ｎ ？仝金属材料るいはホトレジスト
をマスクとしてイオン注入し、形成していた。
、半得体基板表面に素子分離用絶縁膜を形成し、配線及
び電極用の多結晶シリコン層を成長、／＜ Ｊ −＝ン
グｌ ｐルリ訊スｈ’Ａ’ ｈＪ （Ｅ’ｌ ＋ハフ：
ｊｄｔｊ Ｂ６ｎ ？仝金属材料るいはホトレジスト
をマスクとしてイオン注入し、形成していた。
ところが、イオン注入にホトレジストをマスクとして使
用するよ場合は、ホトレジストから有機溶剤がイオン注
入による温度上昇によシでてきて、イオン注入機内の真
空度を恵くする為、イオン注入機の能力を大巾にダウン
させる問題があった。
用するよ場合は、ホトレジストから有機溶剤がイオン注
入による温度上昇によシでてきて、イオン注入機内の真
空度を恵くする為、イオン注入機の能力を大巾にダウン
させる問題があった。
また、金属材料をリスクとする場合は、貰方性のエツチ
ングをすると、エツチング後のオーバーエッチの間に、
下地にダメージを力えて、ＣＭＯ８の場合に規格が厳し
１７？電流のリークの原因となる為、等方性のエツチン
グ（エツチング液による）が実施されている。ところが
、等方性エツチングによシマスフをエツチングすると、
金属材料の膜、厚分だけ、ホトレジストのパターンより
（黄方同に金属羽村のエツチング液が広がってしまい、
パターンの微細化の防げとなっていた。また、金属材料
の膜厚を薄くすると、イオン注入の際に金属をイオンが
つき抜けて、イオン注入のマスクとしての機能を果せな
くなってしまう為、膜厚を薄くして、パターンの横方向
への広がシを防ぐこともできないでいた。
ングをすると、エツチング後のオーバーエッチの間に、
下地にダメージを力えて、ＣＭＯ８の場合に規格が厳し
１７？電流のリークの原因となる為、等方性のエツチン
グ（エツチング液による）が実施されている。ところが
、等方性エツチングによシマスフをエツチングすると、
金属材料の膜、厚分だけ、ホトレジストのパターンより
（黄方同に金属羽村のエツチング液が広がってしまい、
パターンの微細化の防げとなっていた。また、金属材料
の膜厚を薄くすると、イオン注入の際に金属をイオンが
つき抜けて、イオン注入のマスクとしての機能を果せな
くなってしまう為、膜厚を薄くして、パターンの横方向
への広がシを防ぐこともできないでいた。
本発明は、かかるイオン注入層形成の際の問題を解決し
、金属材料の膜厚を薄くしないで、金属材料のエツチン
グ部の広がシを少なくシ、パターンの微細化を実現する
ことができる。イオン注入層の形成方法を提供するもの
である。
、金属材料の膜厚を薄くしないで、金属材料のエツチン
グ部の広がシを少なくシ、パターンの微細化を実現する
ことができる。イオン注入層の形成方法を提供するもの
である。
本発明によれば、イオン注入のマスクに金属材料を使用
し、Ｐ型あるいはＮ型のイオン注入層を形成する際に、
マスク金属材料のパターニングを異方性エツチングを実
施した後に等方性エツチングを実施して行なう。
し、Ｐ型あるいはＮ型のイオン注入層を形成する際に、
マスク金属材料のパターニングを異方性エツチングを実
施した後に等方性エツチングを実施して行なう。
この為に、異方性エツチングによシ横方向の広がシなく
金属材料をエツチングした後に、残ヤの膜厚を等方性エ
ツチングでエツチングすることによシ、横方向への広が
ｐが少なく、また、金属材料の膜厚を博くしなく −Ｃ
ｍ１ｌｌ良くなる。
金属材料をエツチングした後に、残ヤの膜厚を等方性エ
ツチングでエツチングすることによシ、横方向への広が
ｐが少なく、また、金属材料の膜厚を博くしなく −Ｃ
ｍ１ｌｌ良くなる。
以下、図面を用いて本発明の実施例について説明する。
第１図は、本発明の実施例の金属材料をパターニングし
た後にイオン注入層を形成する工程の断面図である。第
２図は、本発明の詳細な説明する為の金属材料のパター
ンの断面図である。
た後にイオン注入層を形成する工程の断面図である。第
２図は、本発明の詳細な説明する為の金属材料のパター
ンの断面図である。
第２図囚は、従来のパターニング形状、第２図（Ｂ）は
本発明のパターニング形状を示す図である。第１図半導
体基板１の表面に素子分離用絶縁膜２を形成し、配線４
、電極３を多結晶シリコン層を成長、パターニングし、
その上に金属材料５を付着させ、ホトレジストをパター
ニングし、そのホトレジストをマスクとして金属材料を
エツチングし、ホトレジストを剥離後、金属材料をマス
クとしてイオン注入して、Ｐ／型あるいはＮ型のイオン
注入層を形成する第２図（５）でホトレジスト６の開口
部７を通して、等方性エツチングを行なうと、金属材料
の膜厚χをエツチングする間に、横方向にχ＝ａなるａ
だけエツチングが進んでしまう。ところが、本発明の第
２図（Ｂ）は、異方性エツチングで開口部の直下の金属
材料をｙｃ＋願厚分だけエツチングする為、横方向へは
異方性エツチングの間は殆どエツチングが進まない。そ
の後に、金Ｊ（４何科Ｚの膜厚分だけ等方性エツチング
すると横方向へはｚ−ｂのｂだけエツチングが進む。こ
の局、従来の等方性エツチングだけの場合よりａ −ｂ
＝ ｃのＣだけ横方向へのエツチングが少なくて俗、
パターンの微細化が可能となる。また、異方性エツチン
グで直接素子面をエツチングすることがカいのでエツチ
ングによるダメージで電流リークが増加することも防ぐ
ことができる。
本発明のパターニング形状を示す図である。第１図半導
体基板１の表面に素子分離用絶縁膜２を形成し、配線４
、電極３を多結晶シリコン層を成長、パターニングし、
その上に金属材料５を付着させ、ホトレジストをパター
ニングし、そのホトレジストをマスクとして金属材料を
エツチングし、ホトレジストを剥離後、金属材料をマス
クとしてイオン注入して、Ｐ／型あるいはＮ型のイオン
注入層を形成する第２図（５）でホトレジスト６の開口
部７を通して、等方性エツチングを行なうと、金属材料
の膜厚χをエツチングする間に、横方向にχ＝ａなるａ
だけエツチングが進んでしまう。ところが、本発明の第
２図（Ｂ）は、異方性エツチングで開口部の直下の金属
材料をｙｃ＋願厚分だけエツチングする為、横方向へは
異方性エツチングの間は殆どエツチングが進まない。そ
の後に、金Ｊ（４何科Ｚの膜厚分だけ等方性エツチング
すると横方向へはｚ−ｂのｂだけエツチングが進む。こ
の局、従来の等方性エツチングだけの場合よりａ −ｂ
＝ ｃのＣだけ横方向へのエツチングが少なくて俗、
パターンの微細化が可能となる。また、異方性エツチン
グで直接素子面をエツチングすることがカいのでエツチ
ングによるダメージで電流リークが増加することも防ぐ
ことができる。
第１図は本発明の実施例の金属材料をパターニングした
後にイオン注入層を形成する工程の断面図、第２図（ｋ
）Ｉｔよ従来の金属材料パターニング形状、第２図（Ｂ
）は本発明の金属利料のパターニング形状を示す図であ
る。 尚、図において、 １・・・・・・半導体基板、２・・・・・・素子分離用
絶縁膜、３・・・・・・電極、４・・・・・・配線、５
・・・・・・マスク用金属材料、６・・・・・・ホトレ
ジスト、７・・・・・・ホトレジスト用口部、ｘ、ｙ、
ｚ・・・・・・金属材料の膜厚、ａｔ ｂｅＣ・・・・
・・金属材料のサイドエツチング量である。
後にイオン注入層を形成する工程の断面図、第２図（ｋ
）Ｉｔよ従来の金属材料パターニング形状、第２図（Ｂ
）は本発明の金属利料のパターニング形状を示す図であ
る。 尚、図において、 １・・・・・・半導体基板、２・・・・・・素子分離用
絶縁膜、３・・・・・・電極、４・・・・・・配線、５
・・・・・・マスク用金属材料、６・・・・・・ホトレ
ジスト、７・・・・・・ホトレジスト用口部、ｘ、ｙ、
ｚ・・・・・・金属材料の膜厚、ａｔ ｂｅＣ・・・・
・・金属材料のサイドエツチング量である。
Claims (1)
- イオン注入のマスクに金属材料を使用し、Ｐ型あるいは
Ｎ型のイオン注入層を形成する際に、マスク金属材料の
パターニングを異方性エツチングを実施した後に等方性
エツチングを実施して行なうことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216625A JPS60107830A (ja) | 1983-11-17 | 1983-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216625A JPS60107830A (ja) | 1983-11-17 | 1983-11-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60107830A true JPS60107830A (ja) | 1985-06-13 |
Family
ID=16691362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216625A Pending JPS60107830A (ja) | 1983-11-17 | 1983-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60107830A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023144854A (ja) * | 2022-03-28 | 2023-10-11 | 株式会社デンソー | 半導体装置の製造方法 |
-
1983
- 1983-11-17 JP JP58216625A patent/JPS60107830A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023144854A (ja) * | 2022-03-28 | 2023-10-11 | 株式会社デンソー | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1085969A (en) | Semiconductor devices and method of manufacturing the same | |
| US5793155A (en) | Microelectronic vacuum triode structure and method of fabrication | |
| JP4607266B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 | |
| EP0564191A2 (en) | Structure and method for fabricating integrated circuits | |
| US3948694A (en) | Self-aligned method for integrated circuit manufacture | |
| US5731597A (en) | Field emitter array incorporated with metal oxide semiconductor field effect transistors and method for fabricating the same | |
| US4631568A (en) | Bipolar transistor construction | |
| US4713355A (en) | Bipolar transistor construction | |
| JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP3510939B2 (ja) | 半導体装置の金属配線接触部形成方法 | |
| JP2921859B2 (ja) | 半導体集積回路 | |
| JPH1140573A (ja) | 半導体装置の製造方法 | |
| JPH05217959A (ja) | 半導体装置の製造方法 | |
| KR100732744B1 (ko) | 반도체장치의 트랜지스터 제조방법 | |
| JPS59191333A (ja) | 半導体装置の製造方法 | |
| JP2663516B2 (ja) | 半導体素子の製造方法 | |
| JP2863216B2 (ja) | 半導体装置の製造方法 | |
| JPH02283029A (ja) | 半導体装置の製造方法 | |
| JPS63111667A (ja) | 半導体装置の製造方法 | |
| JPS6196735A (ja) | 導体パタ−ン形成方法 | |
| JP2000188396A (ja) | 半導体装置の製造方法 | |
| JPS58110037A (ja) | 半導体装置の製造方法 | |
| JPH02114560A (ja) | 半導体抵抗の製造方法 | |
| JPH06181310A (ja) | 半導体装置の製造方法 | |
| JPH01258472A (ja) | Ｍｏｓ型半導体装置の製造方法 |