JPS60107896U - 表示メモリ制御回路 - Google Patents

表示メモリ制御回路

Info

Publication number
JPS60107896U
JPS60107896U JP19574083U JP19574083U JPS60107896U JP S60107896 U JPS60107896 U JP S60107896U JP 19574083 U JP19574083 U JP 19574083U JP 19574083 U JP19574083 U JP 19574083U JP S60107896 U JPS60107896 U JP S60107896U
Authority
JP
Japan
Prior art keywords
display
display data
changing
memory
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19574083U
Other languages
English (en)
Inventor
克己 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP19574083U priority Critical patent/JPS60107896U/ja
Publication of JPS60107896U publication Critical patent/JPS60107896U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の一実施例に係わる表示メモリ制御回路
を使用した電子ゲーム装置の構成を示すブロック図、第
２図はその動作を説明するためのフローチャート、第３
図ａ、　ｂはそれぞれ第１図のＸレジスタ１４ｂ及びＹ
レジスタ１４ａの各記憶内容の変化を説明するための図
である。 １０・・・制御部、′１２・・・演算部、１３・・・選
択回路、１４・・・ＲＡＭ、１４ａ・・・演算データ用
ワークエリア（Ｙレジスタ）、１４ｂ・・・表示データ
変更用エリア（Ｘレジスタ）、１６・・・表示バッファ
メモリ（表示レジスタ）、１７・・・表示部。

Claims (1)

    【実用新案登録請求の範囲】
  1. 表示装置に供給される表示データを一時格納する表示バ
    ッファメモリと、上記表示バッファメモリから読出され
    る表示データに対して表示パターン変換用に変更処理し
    た表示データを格納する表示データ変更用メモリと、上
    記表示パターン変換用に表示データを変更処理する等の
    各種演算を行なう演算手段と、上記表示バッファメモリ
    から出力される表示データまたは上記演算手段から出力
    される演算データのいずれか一方を選択して上記表示デ
    ータ変更用メモリに出力する選択手段と、上記表示バッ
    ファメモリ内の表示データを変更処理する際は上記表示
    バッファメモリ内の表示データを上記表示データ変更用
    メモリに転送し表示データの変更処理の不必要時には上
    記演算手段からの演算データを上記表示データ変更用メ
    モリに転送するように上記選択手段の動作を制御する制
    御手段とを具備してなることを特徴とする表示メモリ制
    御回路。
JP19574083U 1983-12-20 1983-12-20 表示メモリ制御回路 Pending JPS60107896U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19574083U JPS60107896U (ja) 1983-12-20 1983-12-20 表示メモリ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19574083U JPS60107896U (ja) 1983-12-20 1983-12-20 表示メモリ制御回路

Publications (1)

Publication Number Publication Date
JPS60107896U true JPS60107896U (ja) 1985-07-22

Family

ID=30753348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19574083U Pending JPS60107896U (ja) 1983-12-20 1983-12-20 表示メモリ制御回路

Country Status (1)

Country Link
JP (1) JPS60107896U (ja)

Similar Documents

Publication Publication Date Title
JPS59160335U (ja) 入出力制御回路
JPS59147236U (ja) インタ−フエイス制御装置
JPS59142844U (ja) バ−コ−ド処理装置
JPS59155606U (ja) シ−ケンスコントロ−ラ
JPS60139373U (ja) デ−タ出力装置
JPS6125653U (ja) 画情報処理装置
JPS6034651U (ja) Ｄｍａ制御装置
JPS6130140U (ja) デ−タ転送装置
JPH022751U (ja)
JPH025794U (ja)
JPS6088385U (ja) 表示装置
JPS59108945U (ja) 伝送記録装置
JPS6087050U (ja) デ−タ転送制御装置
JPS6184953U (ja)
JPS5923856U (ja) デイスク装置のデ−タ転送制御回路
JPS618354U (ja) ダイレクトメモリアクセス装置
JPS6389143U (ja)
JPS60116539U (ja) デ−タ処理システム
JPS60155099U (ja) 記憶制御装置
JPS58138146U (ja) シリアルデ−タ入力装置
JPS60116541U (ja) 画像デ−タ処理装置
JPS614233U (ja) 画像メモリ・アクセス装置
JPS60140145U (ja) 複数の入出口を持つた画像メモリ装置
JPS60100854U (ja) 登録要求処理装置
JPH022761U (ja)