JPS6010845A - パリテイ付加方式 - Google Patents
パリテイ付加方式Info
- Publication number
- JPS6010845A JPS6010845A JP58116951A JP11695183A JPS6010845A JP S6010845 A JPS6010845 A JP S6010845A JP 58116951 A JP58116951 A JP 58116951A JP 11695183 A JP11695183 A JP 11695183A JP S6010845 A JPS6010845 A JP S6010845A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data
- register
- received data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は非同期式送受信用集積回路において受信したパ
リティの読取を可能としたパリティ付加方式に関する。
リティの読取を可能としたパリティ付加方式に関する。
従来技術と問題点
調歩同期式端末から送られて来たデータを制御し、更に
上位装置（例えば中央計算センタ）間でパリティビット
を付加した文字コードを取扱う場合、従来の非同期式送
受信用集積回路ではそのパリティチェ、り回路において
パリティの有無牽チェ、りし状態表示レジスタにパリテ
ィエラの有無を表示するだけでパリティビット自身を読
み取ることはできないので、新たにパリティを発生させ
ねばならなかった。
上位装置（例えば中央計算センタ）間でパリティビット
を付加した文字コードを取扱う場合、従来の非同期式送
受信用集積回路ではそのパリティチェ、り回路において
パリティの有無牽チェ、りし状態表示レジスタにパリテ
ィエラの有無を表示するだけでパリティビット自身を読
み取ることはできないので、新たにパリティを発生させ
ねばならなかった。
しかし、上記のような従来回路で８ビツトの受信データ
の′″１”を計数してからパリティを発生させるにはソ
フトウェアによって行わねばならず、パリティを発生さ
せるために長時間を要し、結局はデータ処理時間が増大
するという問題点があった。
の′″１”を計数してからパリティを発生させるにはソ
フトウェアによって行わねばならず、パリティを発生さ
せるために長時間を要し、結局はデータ処理時間が増大
するという問題点があった。
発明の目的
本発明の目的は、端末からの受信データのパリティビッ
トを読取可能にすることによりパリティを発生させるた
めの時間を不要としデータ処理時間の短縮化を図ること
にある。
トを読取可能にすることによりパリティを発生させるた
めの時間を不要としデータ処理時間の短縮化を図ること
にある。
発明の構成
本発明によれば、調歩同期端末からのデータを゛ 非同
期式送受信用集積回路で受信してノセリテイを付加し上
位装置へ送信するようにしたノ々リテイ付加方式におい
て、受信データのワード長がｎ−１又はパリティが無い
場合は上記集積回路の制御レジスタからのオン信号によ
り受信データの最上位ビットをマスクし、受信データの
ワード長がｎ又はパリティが有る場合は受信データを直
接に、それぞれ上位装置へ送信すると共に上記２つの場
合にパリティの有無を表示するようにしたことを特徴と
するパリティ付加方式が提供される。
期式送受信用集積回路で受信してノセリテイを付加し上
位装置へ送信するようにしたノ々リテイ付加方式におい
て、受信データのワード長がｎ−１又はパリティが無い
場合は上記集積回路の制御レジスタからのオン信号によ
り受信データの最上位ビットをマスクし、受信データの
ワード長がｎ又はパリティが有る場合は受信データを直
接に、それぞれ上位装置へ送信すると共に上記２つの場
合にパリティの有無を表示するようにしたことを特徴と
するパリティ付加方式が提供される。
発明の実施例
以下、本発明を実施例により添付図面を参照して説明す
る。
る。
第１図は本発明によるパリティ付加方式を実施するため
の装置構成図である。第１図の装置は非同期式送受信用
集積回路１０から成り、タイプライタ等の端末３０から
送られて来たデータのノぐリティを読み取ってそれを付
加し、上位装置たる制御部２０へ送出しようとするもの
である。
の装置構成図である。第１図の装置は非同期式送受信用
集積回路１０から成り、タイプライタ等の端末３０から
送られて来たデータのノぐリティを読み取ってそれを付
加し、上位装置たる制御部２０へ送出しようとするもの
である。
集積回路１０は、データバスバッファ１１２、送信デー
タレジスタ１１６、並直変換回路１１４、制御レジスタ
１１５、状態表示レジスタ１１６、受信データレジスタ
１１７、直前変換回路１１８、パリティチェック回路１
１９及びオア回路１２０から構成されている。
タレジスタ１１６、並直変換回路１１４、制御レジスタ
１１５、状態表示レジスタ１１６、受信データレジスタ
１１７、直前変換回路１１８、パリティチェック回路１
１９及びオア回路１２０から構成されている。
上記構成を有する非同期式送受信用集積回路１０は次の
ように動作する。
ように動作する。
先ず、端末３０を制御するに当たり、制御レジスタ１１
５に端末３０からの受信データＲのワード長及びパリテ
ィの有無を設定する。即ち制御レジスタ１１５の制御信
号Ｓは制御レジスタ１１５の内容がワード長７ビツト又
は受信データレジスタ１１７へのパリティ表示が無い場
合にオン信号、！： ｑ ｉｓ″’ −＊ ＲＯ＠ 、
ｆ−＠ ｅパ“°”°４ 。
５に端末３０からの受信データＲのワード長及びパリテ
ィの有無を設定する。即ち制御レジスタ１１５の制御信
号Ｓは制御レジスタ１１５の内容がワード長７ビツト又
は受信データレジスタ１１７へのパリティ表示が無い場
合にオン信号、！： ｑ ｉｓ″’ −＊ ＲＯ＠ 、
ｆ−＠ ｅパ“°”°４ 。
る。また制御信号Ｓは、制御レジスタ１１５の内容がワ
ード長８ビ、ト又はパリティ表示が有る場合はオフ信号
となり、直並列回路１１８の受信データＲを直接に受信
データレジスタ１１７へ送信する０ 端末３０からの受信データＲがワード長７ビツト又はパ
リティ表示熱の場合は次のように動作する。受信データ
Ｒは直前変換回路１１８へ入力すると共にパリティチェ
、り回路１１９へ入力する０チエ、り回路１１９はパリ
ティ無の信号を状態表示レジスタ１１６へ送出肱ノシリ
テイ無の表示がされる。バッファ１１２からの信号によ
り制御レジスタ１１５はオン信号Ｓを出力し、直前変換
回路１１８の受信データＲにはオア回路１２０により最
上位に０”が付けられ受信データレジスタ１１７に格納
される。
ード長８ビ、ト又はパリティ表示が有る場合はオフ信号
となり、直並列回路１１８の受信データＲを直接に受信
データレジスタ１１７へ送信する０ 端末３０からの受信データＲがワード長７ビツト又はパ
リティ表示熱の場合は次のように動作する。受信データ
Ｒは直前変換回路１１８へ入力すると共にパリティチェ
、り回路１１９へ入力する０チエ、り回路１１９はパリ
ティ無の信号を状態表示レジスタ１１６へ送出肱ノシリ
テイ無の表示がされる。バッファ１１２からの信号によ
り制御レジスタ１１５はオン信号Ｓを出力し、直前変換
回路１１８の受信データＲにはオア回路１２０により最
上位に０”が付けられ受信データレジスタ１１７に格納
される。
このようにしてパリティを付加された受信データＲはバ
ッファ１１２を介して制御部２０へ送信される。
ッファ１１２を介して制御部２０へ送信される。
同様に、受信データＲが８ビツト又はノリティ表示有の
場合は、制御レジスタ１１５はオフ信号Ｓを出力し、従
って直前変換回路１１８の受信データＲはチェック回路
１゛１９とレジスタ１１６とによりパリティ有の表示が
されると共Ｇこ１倉：接にレジスタ１１７とバッファ１
１２を介して制御部２０へ送信される。
場合は、制御レジスタ１１５はオフ信号Ｓを出力し、従
って直前変換回路１１８の受信データＲはチェック回路
１゛１９とレジスタ１１６とによりパリティ有の表示が
されると共Ｇこ１倉：接にレジスタ１１７とバッファ１
１２を介して制御部２０へ送信される。
発明の効果
上記の通り、本発明によれば）ぜリテイの有無を表示す
ると共にパリティを読み取るようＧこしたのでパリティ
発生の時間がなくなりデータ処理時間が短縮化される。
ると共にパリティを読み取るようＧこしたのでパリティ
発生の時間がなくなりデータ処理時間が短縮化される。
第１図は本発明方式を実施するための装＠４イク成因で
ある。 １０・・・非同期式送受信用集積回路、２０・・・制御
部、５ｏ・・・端末、１１２・・・データノくスノ＜ｙ
ファ、１１６・・・送信データレジスタ、１１４並直変
１更回路、１１５・・・制御レジスタ、１１６・・・状
態表示レジスタ、１１７・・・受信データレジスタ、１
１８・・・直前変換回路、１１９・・・ノぐリテイチｚ
７り回路、１２０・・・オア回路０
ある。 １０・・・非同期式送受信用集積回路、２０・・・制御
部、５ｏ・・・端末、１１２・・・データノくスノ＜ｙ
ファ、１１６・・・送信データレジスタ、１１４並直変
１更回路、１１５・・・制御レジスタ、１１６・・・状
態表示レジスタ、１１７・・・受信データレジスタ、１
１８・・・直前変換回路、１１９・・・ノぐリテイチｚ
７り回路、１２０・・・オア回路０
Claims (1)
- 調歩同期端末からのデータを非同期式送受信用集積回路
で受信してパリティを付加し上位装置へ送信するように
したパリティ付加方式において、受信データのワード長
がｎ−１又はパリティが無い場合は上記集積回路の制御
レジスタからのオン信号により受信データの最上位ビッ
トをマスクし、受信データのワード長がｎ又はパリティ
が有る場合は受信データを直接に、それぞれ上位装置へ
送信すると共に上記２つの場合にパリティの有無を表示
するようにしたことを特徴とするパリティ付加方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116951A JPS6010845A (ja) | 1983-06-30 | 1983-06-30 | パリテイ付加方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116951A JPS6010845A (ja) | 1983-06-30 | 1983-06-30 | パリテイ付加方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010845A true JPS6010845A (ja) | 1985-01-21 |
Family
ID=14699769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58116951A Pending JPS6010845A (ja) | 1983-06-30 | 1983-06-30 | パリテイ付加方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386919U (ja) * | 1986-11-28 | 1988-06-06 |
-
1983
- 1983-06-30 JP JP58116951A patent/JPS6010845A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386919U (ja) * | 1986-11-28 | 1988-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5810236A (ja) | インタ−フエイス回路 | |
| GB1385061A (en) | Communication system between a central computer and data terminals | |
| WO1986000734A1 (en) | High speed data transfer between first and second processing means | |
| JPS6010845A (ja) | パリテイ付加方式 | |
| JPS6111873A (ja) | １６ビツトマイクロプロセツサによる８ビツトおよび１６ビツトの各周辺装置へのアクセス方法 | |
| US3710318A (en) | Error detection circuit | |
| SU693364A1 (ru) | Устройство сопр жени с магистралью | |
| JPS6191755A (ja) | デ−タ伝送制御方式 | |
| SU596939A1 (ru) | Устройство дл сопр жени терминалов с аппаратурой передачи данных | |
| JPH0137019B2 (ja) | ||
| JPS61212141A (ja) | 通信制御装置の状態遷移制御回路 | |
| KR920003185A (ko) | 병렬처리 시스템에서 노드컴퓨터간 통신방법을 지원하는 노드컴퓨터의 구조 | |
| JPS63153800A (ja) | Ｒｏｍ内部情報チエツク回路 | |
| Bennett et al. | A simple access logic for the Cambridge Ring | |
| JPS6336462A (ja) | シリアル・デ−タ受信回路 | |
| JPH02224539A (ja) | アラーム信号発生方式 | |
| JPH0562492B2 (ja) | ||
| JPH04195645A (ja) | データ処理装置 | |
| JPH0475154A (ja) | 縦続接続された端末装置のアドレス設定方式 | |
| JPH04333954A (ja) | 情報処理装置 | |
| JPH0322926B2 (ja) | ||
| JPS61107844A (ja) | デ−タの送受信方式 | |
| JPS58118694A (ja) | キヤラクタデイスプレイのリフレツシユメモリへ書き込む方法 | |
| JPS60131591A (ja) | 情報出力方式 | |
| KR960016272A (ko) | Atm통신방식의 상위계층 인터페이스 장치 및 방법 |