JPH02224539A - アラーム信号発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ通信においてアラーム信号を発生する
アラーム信号発生方式に関する。

〔従来の技術〕

この種のアラーム信号発生方式には、データ通信におい
て入力されるデータに同一符号が連続したときに、アラ
ーム信号を発生するものがある。

このようなアラーム信号発生方式の一例が第２図に示さ
れている。

第２図において、入力されるデータａが正常な場合、こ
のデータａが、書き込みクロックｂと読み出しクロック
ｄとにより、フリップフロップ５５に入力される。一方
、入力されるデータａが正常であるため、すなわちデー
タａが“１゛と０“とから成るため、フリップフロップ
５３が、書き込みクロックｂに基づいて、“Ｈ（ハイ）
“°と“Ｌ（ロー）゛との変化を繰り返す信号ｅを出力
する。

ピーク検出回路５４は、信号ｅが変化しているので、“
Ｌ　１１の信号ｊを、フリップフロップ５５のセット入
力端子に出力する。フリップフロップ５５は、セット入
力端子の信号ｊが“Ｌ゛であるので、読み出しクロック
ｄに基づいて、読み出しメモリからのデータを出力端子
Ｑから出力する。このデータは、符号変換回路５６を経
由して、正常なデータｉとして出力される。

入力されるデータａが、すべて“１”すなわちオール“
１”の場合、フリップフロップ５３は、ＩＩ　Ｈ１１の
信号ｅを出力する。この信号ｅが変化しないので、ピー
ク検出回路５４は、“Ｈ”の信号ｊを、フリップフロッ
プ５５のセット入力端子に出力する。フリップフロップ
５５は、セット入力端子の信号ｊが°“ＨＩＩであるの
で、出力端子Ｑからオール°“１“のデータを出力する
。このデータは、符号変換回路５６を経由して、データ
ｉとして出力される。このデータｉがアラーム信号とな
る。

〔発明が解決しようとする課題〕

上述した従来のアラーム信号発生方式において、入力さ
れるデータａがオール“０“の場合、フリップフロップ
５３は、“Ｌ　ＩＩの信号ｅを出力する。

この信号ｅが変化しないので、ピーク検出回路５４は、
“Ｈｎの信号ｊを、フリップフロップ５５のセット入力
端子に出力する。フリップフロップ５５は、セット入力
端子の信号ｊが“Ｈ１１であるので、出力端子Ｑからオ
ール“１”のデータを出力する。

このデータは、符号変換回路５６を経由して、データｉ
として出力される。

このようにして、従来のアラーム信号発生方式によれば
、入力されるデータａに対して、フリップフロップ５５
の出力端子Ｑから出力されるデータは、第１表に示され
るようになる。

第　　１　　表 すなわち、データａが正常のとき、フリップフロップ５
５のセット入力端子は“°Ｌパとなる。従って、フリッ
プフロップ５５の出力端子Ｑからは、正常なデータが出
力される。ところが、データａがオール“１“またはオ
ール“０”のとき、フリップフロップ５５のセット入力
端子は“ＨＩＩとなる。従って、フリップフロップ５５
の出力端子Ｑからは、オール“１′′のデータが出力さ
れる。

このように、従来のアラーム信号発生方式は、入力され
るデータがオール゛０“°のときも、オール゛１゛のア
ラーム信号を出力するという欠点を持っている。

本発明の目的は、このような欠点を除去し、２つの同符
号連続を区別できるアラーム発生方式を提供することに
ある。

〔課題を解決するための手段〕

本発明は、入力されるデータを記憶するメモリ部を備え
、この入力されるデータの、一方の同符号連続を検出し
て、アラーム信号を示すデータを出力するアラーム信号
発生方式において、入力されるデータの同符号連続を検
出して、検出結果を出力する検出部と、 前記検出部からの検出結果に基づいて、入力されるデー
タが正常な場合、前記メモリ部からのデータにより正常
なデータを出力し、入力されるデータが同符号連続の場
合、それぞれの符号に対応したデータを出力する制御部
とを有することを特徴としている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示すブロック図である。

このアラーム信号発生方式は、入力されたデータａを記
憶するメモリ部１０と、入力されたデータａの変化を検
出する検出部２０と、検出部２０に基づいて、メモリ部
ＩＯからのデータを出力するか、“０”の連続したデー
タを出力するか、または“１°゛の連続したデータを出
力する制御部３０と、制御部３０からのデータの符号を
変換する変換回路４０とで構成されている。

さらに、メモリ部１０は、書き込みクロックｂにより、
データａを書き込む書き込みメモリ１１と、書き込みメ
モリ１１から送られたデータａを、読み出しクロックｄ
により読み出して、データｈとして出力する読み出しメ
モリ１２とで構成されている。

また、検出部２０は、データａが入力されると、書き込
みクロックｂにより、“Ｈ”、“Ｌ”の信号ｅを出力す
るフリップフロップ２１と、フリップフロップ２１から
の信号ｅの変化を検出して信号ｆを出力するピーク検出
回路２２と、フリップフロップ２１からの信号ｅと、ピ
ーク検出回路２２からの信号ｆとの論理積の演算をして
、信号ｇを出力する論理積回路２３とで構成されている
。

また、制御部３０は、ピーク検出回路２２からの信号ｆ
をセット入力端子に入力し、論理積回路２３からの信号
ｇをリセット入力端子に入力し、さらに読み出しメモリ
１２からのデータｈと読み出しクロックｄとを入力して
、出力端子αからデータを出力するフリップフロップ３
１と、フリップフロップ３１の出力端子σから出力され
るデータの符号を反転する反転回路３２とで構成されて
いる。

次に、本実施例の動作について説明する。

本実施例に入力されるデータａが正常の場合、すなわち
、データａが“１°゛と“０”とから成る場合について
説明する。このデータａが検出部２０のフリップフロッ
プ２１とメモリ部１０の書き込みメモリ１１に入力され
る。書き込みメモリ１１が、書き込みクロックｂにより
データａを書き込む。さらに、書き込まれたデータａが
、読み出しメモリ１２に送られる。

一方、前述したように、フリップフロップ２１には、デ
ータａが入力される。このデータａが、“°１″°と“
０°゛とから成り、“１“と“０゛との変化を繰り返し
たものとなっているので、フリップフロップ２１が、書
き込みクロックｂに基づいて、“”Ｈ（ハイ）”と“Ｌ
（ロー）パとの変化を操り返す信号ｅを出力する。この
信号ｅが、論理積回路２３と、ピーク検出回路２２とに
入力される。ピーク検出回路２２は、信号ｅが“Ｈ”と
“Ｌ“との変化を繰り返している場合、“Ｌ”の信号ｆ
を出力する。この“Ｌ　１１の信号ｆが、フリップフロ
ップ３１のセット入力端子と、論理積回路２３とに入力
される。論理積回路２３が、信号ｅとｆとの論理積の演
算をするが、信号ｆが“Ｌ　ＩＩであるので、“Ｌ”の
信号ｇを出力する。この“Ｌ“の信号ｇは、フリップフ
ロップ３１のリセット入力端子に入力される。

一方、読み出しメモ１月２が、読み出しクロックｄによ
り、書き込みメモリ１１から送られたデータａを読み出
して、データｈとして出力する。このデータｈがフリッ
プフロップ３１に入力される。フリップフロップ３１の
セット入力端子とリセット入力端子とには、“Ｌ”′の
信号が入力されているので、フリップフロップ３１は、
入力されたデータｈを、読み出しクロックｄに基づいて
出力端子ごから出力する。フリップフロップ３１の出力
端子αからのデータは、反転回路３２で符号反転され、
さらに符号変換回路４０で符号変換されて、正常なデー
タＣとして出力される。

次に、データａがすべて“１′”の場合、すなわちオー
ル“１゛の場合について説明する。このデータａがフリ
ップフロップ２１に入力されると、フリップフロップ２
１が、書き込みクロックｂに基づいて、“Ｈ＋＋の信号
ｅを出力する。この“Ｈｏ”の信号ｅが、論理積回路２
３と、ピーク検出回路２２とに入力される。ピーク検出
回路２２は、信号ｅが変化しないので、”Ｈ“の信号ｆ
を出力する。二の′“Ｈｏの信号ｒが、フリップフロッ
プ３１のセント入力端子と、論理積回路２３とに入力さ
れる。論理積回路２３が、“Ｈ＋＋の信号ｅと“Ｈｏの
信号ｆとの論理積の演算をして、“Ｈ”の信号ｇを出力
する。この“Ｈｏの信号ｇが、フリップフロップ３１の
リセット入力端子に入力される。フリップフロップ３１
のセット入力端子とリセット入力端子とにＨ”の信号が
入力されているので、フリップフロップ３１は、すべて
“０゛のデータすなわちオール“°０″゛のデータを出
力端子αから出力する。フリップフロップ３１の出力端
子σから出力されるオール“０゛のデータは、反転回路
３２で符号反転され、さらに、符号変換回路４０で符号
変換されて、オール“１′′のデータＣとして出力され
る。このデータＣが、アラーム信号となる。

次に、データａがすべて“０゛の場合、すなわちオール
“０”°の場合について説明する。このデータａがフリ
ップフロップ２１に入力されると、フッリップフロップ
２１が、書き込みクロックｂに基づいて、“Ｌｏ”の信
号ｅを出力する。この“′Ｌ”の信号ｅが、論理積回路
２３と、ピーク検出回路２２とに入力される。ピーク検
出回路２２は、信号ｅが変化しないので、“Ｈ”の信号
ｆを出力する。この“Ｈ゛の信号ｆが、フリップフロッ
プ３１のセット入力端子と、論理積回路２３とに入力さ
れる。論理積回路２３が、“１．　＋＋の信号ｅと“Ｈ
１１の信号ｆとの論理積の演算をして、“Ｌ　ＩＩの信
号ｇを出力する。この“Ｌ　＋＋の信号ｇが、フリップ
フロップ３１のリセット入力端子に入力される。フリッ
プフロップ３１のセット入力端子に“Ｈ”の信号が入力
され、リセット入力端子に“Ｌ”の信号が入力されてい
るので、フリップフロップ３１は、すべて“１”のデー
タすなわちオール“１”のデータを出力端子ごから出力
する。フリップフロップ３１の出力端子ごから出力され
るオール“１“のデータは、反転回路３２で符号反転さ
れ、さらに符号変換回路４０で符号変換されて、オール
“０”のデータＣとして出力される。

このようにして、本実施例によれば、入力されるデータ
ａに対して、出力されるデータＣは、第２表のようにな
る。

すなわち、データａが正常のとき、フリップフロップ３
１のセット入力端子とリセット入力端子とが、共に“Ｌ
”となる。従って、フリップフロップ３１の出力端子ご
から出力されるデータは、データａに基づいて“１°゛
、“０”の反転を繰り返す。これにより、正常なデータ
Ｃが出力される。また、データａがオール゛ビのとき、
フリップフロップ３１のセット入力端子とリセット入力
端子とが、共に“ＨＩＩとなる。従って、フリップフロ
ップ３１の出力端子Ｇから出力されるデータはオール“
０゛となり、データＣがオール“１”となる。また、デ
ータａがオール“０゛のとき、フリップフロップ３１の
セット入力端子が”°Ｈ゛となり、リセット入力端子が
“Ｌ　ＩＩとなる。従って、フリップフロップ３１の出
力端子σから出力されるデータはオール°“１°゛とな
り、データＣがオール“０′”となる。

この結果、入力されるデータがオール“０“のとき、出
力されるデータは、オール“０″となり、オール“１　
”のアラーム信号と区別される。

〔発明の効果〕

以上説明したように、本発明は、入力されるデータに同
符号連続が発生した場合、２つの同符号連続−を区別で
き、一方の同符号連続の場合のみ、アラーム信号を出力
できる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、従来のアラーム検出方式の一例を示すブロック図で
ある。 １０・・・・・メモリ部 １１・・・・・書き込みメモリ １２・・・・・読み出しメモリ ２０・・・・・検出部 ２１・・・・・フリップフロップ ２２・・・・・ピーク検出回路 ２３・・・・・論理積回路 ３０・・・・・制御部 ３１・・・・・フリップフロップ ３２・・・・・反転回路 ４０・・・・・符号変換回路

Claims (1)

【特許請求の範囲】
1. （１）入力されるデータを記憶するメモリ部を備え、こ
   の入力されるデータの、一方の同符号連続を検出して、
   アラーム信号を示すデータを出力するアラーム信号発生
   方式において、 入力されるデータの同符号連続を検出して、検出結果を
   出力する検出部と、 前記検出部からの検出結果に基づいて、入力されるデー
   タが正常な場合、前記メモリ部からのデータにより正常
   なデータを出力し、入力されるデータが同符号連続の場
   合、それぞれの符号に対応したデータを出力する制御部
   とを有することを特徴とするアラーム信号発生方式。